Ткаченко_Ф_А_Техническая_электроника_2000

211

На рис. 9.21 представлены: условное графическое обозначение базового элемента, временные диаграммы, поясняющие работу элемента, таблица истинности и принципиальная электрическая схема ЭСЛ-логики. В зависимости от способа кодирования входной информации ("1" и "0") одна и та же схема (рис. 9.21,ж) может реализовать либо функции ИЛИ–НЕ, ИЛИ для положительной логики, либо функции И–НЕ, И для отрицательной логики. Для положительной логики "1" и "0" представляются напряжениями U0 = –1,45…– 1,9 В; U1= –0,7…–0,95 В, а для отрицательной логики –напряжениями U1= – 0,7…–0,95 В; U0= –1,45…–1,9 В.

В схемах ЭСЛ серий эмиттеры транзисторов токового переключателя через резистор Rэ подключаются к отрицательной шине источника напряжения Uип= –5,2±5 % В; коллекторные цепи заземляются. Такое включение обеспечивает меньшую зависимость выходного напряжения от наводок по цепи питания и лучшую помехозащищенность. Для повышения нагрузочной способности и расширения функциональных возможностей на выходах токового переключателя (VТЗ, VT4) включены транзисторы VТ6, VТ7, предназначенные для использования в качестве выходных эмиттерных повторителей с резисторами в цепи эмиттеров порядка 240…50 Ом. Для уменьшения потребляемой мощности при малых сопротивлениях нагрузок используют второй источник питания – Uсм. Для исключения влияния на логическую часть схемы импульсных помех, возникающих в коллекторных цепях эмиттерных повторителей в момент переключения схемы при работе на низкоомную нагрузку, используются две шины

212

земля. Кроме того, выходные эмиттерные повторители смещают уровни сигналов по напряжению и обеспечивают совместимость ЭСЛ элементов по входу и выходу.

На транзисторах VТ1–VТ4 собран токовый переключатель, содержащий две ветви, работающие в режиме ключа и связанные эмиттерами через резистор Rэ. Транзисторы VТ1–VТЗ первой ветви и транзистор VТ4 второй ветви работают в активной области и не входят в режим насыщения. Для создания опорного напряжения Uбэ транзистора VT4 используется температурно-компенcирующая цепь (транзистор VТ5, диоды VD1, VD2 и резисторы R5, R6).

Рассмотрим принцип работы базового логического элемента для положительной логики. Если на все логические входы подается напряжение низкого уровня, соответствующее логическому нулю, то транзисторы VТ1–VТ3 закрываются, а транзистор VТ4 открывается, так как напряжение на его базе становится выше, чем на базах входных транзисторов. Через открытый транзистор протекает ток Iк2 , значение которого задается резистором Rэ, и создает падение

напряжения на резисторе R2. Потенциал коллектора транзистора VТ4 при этом понижается и подается на вход эмиттерного повторителя, собранного на транзисторе VТ7. На выходе эмиттерного повторителя получается низкий уровень напряжения, соответствующий логическому нулю.

В это же время через резистор R1 левой ветви токового ключа протекает небольшой обратный ток Iк1 . Потенциал коллектора транзистора VТ3 повыша-

ется и поступает на базу эмиттерного повторителя транзистора VТ6. На выходе транзистора VT6 имеем большой потенциал, логическую единицу, при этом выполняется логическая операция ИЛИ–НЕ.

Предположим, что на один из входов (вход 1) подается напряжение логической единицы, а на остальных входах действует логический нуль. Под действием входного сигнала транзистор VТ1 отрывается, через коллекторную и эмиттерную цепь протекают большие токи Iк1 и Iэ. Ток Iэ создает падение на-

пряжения на сопротивлении резистора Rэ, которое резко уменьшает напряжение Uбэ4 , транзистор VТ4 закрывается. Перепады напряжений коллекторных

цепей транзисторов VТ1, VТ4 подаются на входы соответствующих эмиттерных повторителей. Таким образом по выходу транзистора VТ6 выполняется логическая операция ИЛИ–НЕ, а по выходу транзистора VТ7 – логическая операция ИЛИ. Воздействие входного сигнала приводит к переключению тока эмиттера Iэ, который проходит в зависимости от амплитуды входного сигнала то через левую, то через правую ветви, и при этом на выходе создаются низкий и высокий уровни напряжения одновременно. Поэтому такую схему с объединенными эмиттерами часто называют токовым ключом.

Резисторы в цепях базы токового ключа R3 служат для стекания обратного базового тока и надежного запирания незадействованных входных транзисторов. При их отсутствии самоотпирание незадействованных входных транзи-

213

сторов будет мешать нормальной работе схемы, и потребуется внешнее принудительное подключение таких входов к источнику отрицательного напряжения.

Перспективными считаются ЭСЛ серии 500 и К1500. Серия К1500 относится к числу субнаносекундных и имеет время задержки менее 1 нс.

На рис. 9.22 приведена принципиальная электрическая схема базового логического элемента серии К1500, являющегося модернизацией базового логического элемента серии 500. Элемент реализует функции 2И/2И–НЕ, И для отрицательной логики.

Логический элемент состоит из трех частей: токового переключателя (ТП), эмиттерных повторителей (ЭП), источника опорного напряжения (ИОН). Назначение и функции указанных частей соответствуют назначению и функциям аналогичных цепей рассмотренного базового логического элемента ЭСЛ серий. В микросхеме К1500 используется более стабильный генератор тока на транзисторе VТ4 и резисторе R3, термостабилизирующая цепочка на диодах VD1, VD2, резисторе R4, между коллекторами транзисторов переключателя тока, усовершенствованный источник опорного напряжения, раздельные источники питания Uип1 = −2В (для ЭП), Uип2 = −5,2В (для ПТ и ИОН).

Все это позволило стабилизировать статические и динамические параметры схемы:

– при изменении напряжения питания Uип2 в диапазоне –5,7…–4,2 В;

214

–при изменении температуры на основании корпуса в пределах

+1…+85 °С;

–увеличить помехозащищенность схемы по цепи питания.

Недостатком данной схемы является большая потребляемая мощность

= 50 мВт.

Интегральные схемы на эмиттерно–связанной логике используются в качестве элементной базы быстродействующих систем связи, вычислительной техники и радиоэлектронной аппаратуры. Они обладают следующими достоинствами:

1.Высокая помехоустойчивость.

2.Высокое быстродействие при средней потребляемой мощности и сверхвысокое быстродействие при большой потребляемой мощности.

3.Высокая стабильность динамических параметров при изменении рабочей температуры и напряжения питания.

4.Высокий коэффициент разветвления (высокая нагрузочная способ-

ность).

5.Возможность работы на низкоомные согласованные линии связи и на-

грузки.

6.Малая мощность переключения и независимость тока потребления от частоты переключения.

7.Использование биполярной технологии изготовления.

9.14. Интегральная инжекционная логика (И2Л)

Схемы интегральной инжекционной логики иногда называемые совмещенной транзисторной логикой (СТЛ) или схемами с инжекционным питанием нашли широкое применение при создании БИС и СБИС и не имеют аналогов среди логических элементов на дискретных транзисторах. В БИС с инжекционным питанием питание осуществляется путем инжекции неравновесных носителей в полупроводниковый кристалл через инжекторный переход.

Питание инжектора осуществляется от внешнего генератора тока или от источника напряжения через внешний резистор. Напряжение питания невелико и составляет 1…1,5 В. Схемы с инжекционным питанием могут нормально функционировать при изменении тока питания Iп в широких пределах (10- 8…10-3 А), что достигается изменением сопротивления резистора, который для уменьшения мощности рассеивания в кристалле находится вне корпуса микросхемы. Изменяя сопротивление резистора R или напряжение источника питания Uип можно в широких пределах (3…4 порядка) регулировать ток питания, мощность потребляемую схемой и быстродействие, что невозможно выполнять в ТТЛ и ЭСЛ схемах. Инжекционные логические схемы способны работать при сверхмалых токах (1 нА), в связи с чем возникает проблема токовой совместимости с другими логическими элементами. Увеличение тока получают с помощью каскадирования элементов И2Л с соответствующим увеличением площади

215

коллекторов от каскада к каскаду. Входная цепь И2Л выполняется с учетом совместимости своих входных и выходных сигналов от предшествующих каскадов, которыми обычно служат элементы ТТЛ типа.

Основой элементов интегральной инжекционной логики является ключ, представляющий собой транзистор с инжекционным питанием. Упрощенная эквивалентная схема которого состоит из транзистора n–p–n типа и генератора тока инжекции Iи в цепи базы. Схема элемента, выполняющего логическую операцию ИЛИ–НЕ, представлена на рис. 9.23,а.

Принцип работы схемы следующий. Если хотя бы на один из входов схемы подать сигнал логической единицы, от предыдущей схемы, у которой транзистор закрыт, то ток от генератора тока Iи потечет в базу транзистора, транзистор открывается и переходит в режим насыщения. Выходное напряжение соответствует логическому нулю. Если на обоих входах действуют сигналы логического нуля, т.е. входы закорочены, токи Iи не будут проходить в базу транзисторов, а потекут во входные цепи. Транзисторы VТ1, VТ2 будут закрыты, их выходное напряжение соответствует логической единице. Таким образом параллельное соединение нескольких ключей образует логический элемент ИЛИ–НЕ.

Принципиальная схема логического элемента И–НЕ представлена на рис. 9.23,б. Сигнал на общем выходе схемы – коллекторе транзистора VТ5 будет тогда, когда на входы одновременно поступают одинаковые сигналы. Если на все входы подается низкий потенциал, соответствующий логическому нулю, инвертор VТ5 закрывается, и на выходе имеется высокий потенциал.

При подключении нескольких входных цепей к выходу одного каскада может ухудшиться функциональная надежность элемента, потому что входные (базовые) токи нагрузочных транзисторов в режиме насыщения зависят от коллекторных токов входных транзисторов. Транзисторы с большими коллекторными токами будут иметь меньший коэффициент насыщения. Для устранения этого недостатка используются многоколлекторные n–р–n транзисторы, у которых в области базы формируется несколько коллекторных областей. Каждый коллектор в элементе И2Л-типа рассматривается как независимый источник

216

выходного сигнала. Наличие нескольких коллекторов позволяет получить развязанные логические выходы для одной ключевой схемы, что облегчает построение сложной логической схемы. На рис. 9.24 представлена схема, выполняющая логические операции ИЛИ–НЕ и ИЛИ, которая является основой для создания более сложных цифровых схем. Число коллекторов переключательного транзистора определяет нагрузочную способность схемы.

Интегральные инжекционные логические схемы являются перспективными для совершенствования БИС. Структуры с инжекционным питанием все время совершенствуются за счет:

1. Использования диодов Шотки для реализации логичес-

приближается к размеру коллектора.

3. Применения метали-

ческого коллектора.

Достоинствами элементов интегральной инжекционной логики и микросхем на их основе являются: малое потребление энергии, среднее быстродействие, высокая степень интеграции.

Недостатками являются: малый перепад между логической единицей и нулем, чувствительность к помехам, невозможность непосредственной стыковки с другими типами логических микросхем. Элементы И2Л используются для создания БИС и СБИС, где они выполняют все логические функции внутри структуры и связь с внешними цепями осуществляется с помощью ТТЛ элементов.

9.15. Логические элементы на МДП-транзисторах

Полевые транзисторы являются наиболее перспективными полупроводниковыми приборами для создания логических и других интегральных схем большой и сверхбольшой степени интеграции. Практическое применение при разработке интегральных логических схем получили полевые транзисторы с МДП структурой и индуцированным каналом n– или p–типов. Наибольшее распространение получили две разновидности логических схем:

1. МДП-логика с нагрузочным транзистором.

217

2. Логика на комплементарных транзисторах.

Особенностью интегральных микросхем на МДП-транзисторах является возможность реализации любых логических функций с помощью только МДПтранзисторов.

Кроме того МДП-транзисторы имеют следующие достоинства:

–возможность использования транзистора в качестве нагрузки, что обеспечивает высокую однородность интегральных схем;

–высокая помехоустойчивость (2…6 В) по сравнению с 0,6 В для биполярных транзисторов;

–малая мощность рассеяния в статическом режиме, особенно при использовании в схеме транзисторов разного типа проводимости канала;

–используется один источник питания, что обеспечивает простоту схе-

мы;

–устойчивость к нейтронной составляющей радиационного воздействия. К недостаткам МДП-транзисторов следует отнести:

–большое пороговое напряжение;

–высокое напряжение питания;

–относительно невысокое быстродействие;

–малая крутизна, что снижает нагрузочную способность элементов по току и ухудшает отношение скорости переключения к мощности рассеяния.

Схемы на МДП-транзисторах с каналом p-типа имеют малую стоимость

иболее технологичны, имеют время прохождения сигнала в 8…10 раз меньше, чем схемы на транзисторах с каналом n–типа. По быстродействию схемы на МДП-транзисторах с каналом n–типа не уступают ТТЛ схемам, обеспечивая меньшую мощность рассеяния и более высокую плотность размещения компонентов, чем ТТЛ схемы.

Логические интегральные микросхемы на МДП-транзисторах бывают следующих типов: статические, динамические и квазистатические. Элементной базой для построения таких схем являются простейшие логические элементы, реализующие логические функции И–НЕ (схемы типа ЛА), ИЛИ–НЕ (схемы типа ЛЕ), И (схемы типа ЛИ), НЕ (схемы типа ЛН) и комбинированные (схемы типа ЛП, ЛС). Использование базовых элементов позволяет построить цифровое устройство с любым алгоритмом функционирования. В логических схемах получили распространение схемы статического типа.

Типовые схемы МДП-логики с нагрузочным транзистором, реализующие логические функции ИЛИ–НЕ и И–НЕ, показаны на рис. 9.25. В этих двух схе-

мах транзисторы VТ1 и VТ2 выполняют роль ключевых элементов. Транзисторы VТ3 выполняют роль нагрузки. Ключевые транзисторы можно соединять последовательно (рис. 9.25,б) и параллельно (рис. 9.25,а). Параллельное соединение нескольких ключевых транзисторов ограничено снижением уровня логического нуля на выходе схемы за счет падения напряжения на нагрузке от суммарного тока утечки всех ключевых МДП–транзисторов. Поскольку ток

218

утечки мал и составляет порядка 10-10 А, то число параллельно включенных транзисторов может достигать 10 и более.

При последовательном соединении в цепь между нагрузкой и землей включают несколько МДП-транзисторов. При этом исток нижнего МДПтранзистора подключается к земле, его сток – к истоку вышестоящего и т.д. Протекание тока через нагрузку к земле может происходить только, если открыты все ключевые транзисторы. Обычно число последовательно соединяемых транзисторов не более трех. Это связано с тем, что с увеличением числа последовательно соединенных транзисторов повышается уровень логического нуля на выходе схемы, ибо суммарное сопротивление открытых ключевых транзисторов возрастает. Последовательное включение требует применения МДП-транзисторов с более высокой крутизной характеристик, чем при параллельном включении. Последовательное включение транзисторов усложняет топологию и уменьшает степень интеграции, ухудшается быстродействие, но позволяет создавать логические микросхемы, обладающие большей гибкостью, чем микросхемы на биполярных транзисторах.

219

Реализация функции ИЛИ–НЕ осуществляется схемой, представленной на рис. 9.25,а, там же представлено условное обозначение и таблица истинности.

При подаче на один из входов положительного сигнала логической единицы соответствующий логический (ключевой) транзистор открывается. Если одновременно на все входы подается логическая единица, то все логические транзисторы открыты. Выходное напряжение схемы равно падению напряжения на открытых логических транзисторах и близко к нулю. Если на входах отсутствует сигнал, т.е. действует логический нуль, то логические транзисторы закрыты, выходное напряжение приближается по величине к источнику питания.

Последовательное включение транзисторов позволяет реализовать логическую операцию И–НЕ (рис. 9.25,б). При одновременной подаче положительных сигналов логической единицы на все входы, все МДП-транзисторы открываются, и на выходе схемы – логический нуль.

Достоинством логики этого типа является простота схем, применение транзисторов одного типа проводимости, высокое входное сопротивление порядка 1012 Ом, высокая нагрузочная способность (n = 10…20), технологичность в изготовлении. Недостатком логики данного типа является низкое быстродействие, обусловленное влиянием паразитной емкости.

Наиболее перспективными являются логические схемы, выполненные на комплементарных МДП-транзисторах (КМДП). Комбинируя различные включения этих транзисторов можно получить заданную логическую функцию. Если транзистор с каналом n–типа непосредственно подключен к шине "земля", а транзистор с каналом p–типа – к источнику питания, то логическая схема работает в режиме положительной логики. На рис. 9.26,а и б представлены схемы КМДП-логики, реализующие логические операции И–НЕ и ИЛИ–НЕ.

220

Реализация логической функции И–НЕ осуществляется последовательным соединением МДП-транзисторов с каналом n–типа и параллельным соединением МДП-транзисторов с каналом p–типа, которые открыты при напряжениях затворов, близких к нулю. Предположим, что на вход 1 (рис. 9.26,а) подается сигнал логического нуля, транзистор VТ3 закрыт, а транзистор VТ2 открыт и выходное напряжение близко к напряжению источника питания. Если на все входы подается сигнал логической единицы, то транзисторы VТ3 и VТ4 открыты, а транзисторы VТ1 и VТ2 закрыты. Выходное напряжение стремится к потенциалу земли – (логический нуль).

Для построения схемы ИЛИ–НЕ требуется последовательное включение МДП-транзисторов с каналом p–типа и параллельное включение транзисторов с каналом n–типа (положительная логика) рис. 9.26,б.

Схема работает так же, как и предыдущая. Когда на всех входах действует высокий потенциал логической единицы, транзисторы VТ3 и VТ4 открываются, а p–канальные транзисторы закрываются. Выходное напряжение определяется падением напряжения на открытых транзисторах и соответствует логическому нулю. Если на один из входов подается сигнал логической единицы, то этот n–канальный транзистор открывается, и выходное напряжение определяется этим открытым транзистором.

Микросхемы на КМДП транзисторах потребляют очень малую мощность при сравнительно высоком быстродействии.

Затвор транзистора МДП и подложка, разделенные слоем диэлектрика, образуют конденсатор. Емкость конденсатора невелика, а сопротивление утечки очень велико, что способствует накоплению статических зарядов. Электрическая прочность тонкого слоя диэлектрика составляет порядка 150…200 В. Статический заряд малой энергии, попав на затвор, может произвести пробой диэлектрика. Для защиты транзистора от пробоя каждый вход современных

схемы защиты является наличие защитных VD1–VD3 диодов, шунтирующих затворы входных транзисторов и

препятствующих пробою диэлектрика под затвором от действия электростатического заряда. Защитные диоды смещаются в обратном направлении. Резистор R1 (0,2…2 кОм) совместно с барьерными емкостями диодов VD2 и VDЗ обра-