Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Priis_lkc3a.doc
Скачиваний:
375
Добавлен:
20.04.2015
Размер:
631.81 Кб
Скачать

Системная магистраль isa

Магистраль ISA поддерживает порты ввода-вывода (ПВВ) в диапазоне адресов от 100 до 3FF (шестнадцатеричных), 24-разрядное пространство памяти, 8- и 16-разрядные передачи данных, прерывание, каналы ПДП, генерацию тактов ожидания ввода-вывода (ВВ), регенерацию системной памяти от ЦП. Магистраль объединяет восемь 62-контактных и шесть 36-контактных двухрядных соединителей. Ряды 62-контактного соединителя имеют обозначения A и B, а 36-контактного – C и D.

Обозначение, функциональное назначение и распределение сигналов по контактам показано в таблице 2.1.

Во время обращения к памяти или портам ввода-вывода шина адреса SA0÷SA19 возбуждается в течение действия строба адреса BALE и должна быть зафиксирована в адресном регистре адресуемого модуля. Старшие разряды адреса LA17÷LA23 удерживаются в цикле шины и не требуют запоминания в регистре.

Сигнал SBHE возбуждается при передаче данных в старшем байте шины SD8÷SD15. Сигналы SMEMR, MEMR, IOR, SMEMW, MEMW, IOW возбуждаются ЦП или каналом ПДП и идентифицируют соответствующую операцию памяти или порта ввода-вывода.

Сигналы MEMR и MEMW возбуждаются при обращении ко всей памяти, а сигналы SMEMR и SMEMW – при обращении к младшей области памяти емкостью 1 Мбайт.

Таблица 2.1

Линии сигналов системной магистрали ISA

Номер контакта

Обозначение

Назначение

Передача данных

A9–A2

C11–C18

A31–A12

C8–C2

B28

C1

B12

B11

C9

C10

B8

B14

B13

D1

D2

A1

A10

SD0–SD7

SD8–SD15

SA0–SA19

LA17–LA23

BALE

SBHE

SMEMR

SMEMW

MEMR

MEMW

OWS

IOR

IOW

MEM CS16

I/O CS16

I/O CHCK

I/O CHRDY

Младший байт шины данных

Старший байт шины данных

Шина адреса

Старшие разряды шины адреса

Строб адреса

Признак старшего байта

Чтение из области младших адресов памяти

Запись в область младших адресов памяти

Чтение из памяти

Запись в память

Признак отсутствия тактов ожидания

Чтение из порта ввода-вывода

Запись в порт ввода-вывода

Признак передачи 16-разрядных данных

из памяти с одним тактом ожидания

Признак передачи 16-разрядных данных

из ПВВ с одним тактом ожидания

Признак ошибки четности

Готовность устройства

Прерывание и управление ПДП

B25–B21

B4

D3–D7

D9, B18

B6, B16 

D11, D13, D15

D8, B17,

B26, B15

D10, D12

D14

D17

A11

B27

IRQ3–IRQ7

IRQ9,

IRQ10–IRQ12,

IRQ15, IRQ14

DRQ0–DRQ3

DRQ5–DRQ7

DACK0–DACK3

DACK5–DACK7

MASTER

AEN

T/C

Запросы прерывания низкого приоритета

Запросы прерывания высокого приоритета

Запросы ПДП высокого приоритета

Запросы ПДП низкого приоритета

Подтверждение захвата высокого

приоритета

Подтверждение захвата низкого

приоритета

Удержание магистрали

Разрешение адреса

Конец передачи

Общее управление

B30

B20

B2

B19

OSC

CLK

RESET DRV

Refresh

Синхронизация

Системный генератор

Системный сброс

Регенерация динамической памяти

Электропитание

B3, B29, D16

B5

B9

B7

B1, B10, B31, D18

+5 V

–5 V

+12 V

–12 V

Ground

Напряжение питания +5 В

Напряжение питания –5 В

Напряжение питания +12 В

Напряжение питания –12 В

Общий

Линии MEM CS16 и I/O CS16 сигнализируют системной плате о том, что выбранный модуль памяти или ПВВ осуществляет цикл передачи 16-разрядных данных с одним тактом ожидания. Эти сигналы должны вырабатываться дешифратором старших разрядов адресов LA17÷LA23.

Линия OWS используется для сообщения ЦП, что текущий цикл передачи выполняется без тактов ожидания. Сигнал должен вырабатываться дешифратором адреса выбранного устройства.

При возникновении во время передачи на магистрали ошибки четности возбуждается линия I/O CHCK.

Для работы с низкоскоростными устройствами используется сигнал готовности I/O CHRDY, блокируя который устройство переводит ЦП в такты ожидания до тех пор, пока оно не будет готово передать информацию. Задержка выработки этого сигнала не должна превышать 2,5 мкс.

Линии IRQ3÷IRQ15 используются для передачи запросов прерывания от портов ввода-вывода к ЦП. При этом в группе высокого приоритета высший приоритет имеет IRQ9, а в группе низкого приоритета – IRQ3.

Линия прерывания IRQ13 используется системной платой и не выводится на магистраль. Прерывание IRQ8 используется для генератора реального времени.

Запросы на обслуживание DRQ0÷DRQ7 и сигналы линии подтверждения DACK0÷DACK7 используются внешним устройством или ЦП для получения ПДП или управления системой.

Запрос DRQ0 имеет высший приоритет. Запрос DRQ4 используется системной платой и не выводится на магистраль.

Линия T/C используется для сообщения о выполнении последнего цикла при передаче массива данных по ПДП.

По линиям AEN ЦП или другое устройство сигнализирует каналу ПДП о том, что шины адреса, данных и управления магистрали свободны и могут быть использованы для выполнения циклов передачи ПДП.

Линию MASTER применяют для удержания системной магистрали в режиме ПДП. Длительность этого сигнала не должна превышать 15 мкс, чтобы блокировка регенерации не привела к разрушению информации в динамической памяти.

Сигналы CLK и OSC – синхроимпульсы скважностью 2 и частотой соответственно 6 и 14,31818 МГц.

Системный сброс RESET DRV используется для сброса и инициализации системы после отключения питания.

Сигнал Refresh вырабатывается ЦП для инициализации цикла регенерации динамической памяти.

Сигналы на магистрали имеют уровни микросхем ТТЛ. В качестве приемников используются маломощные микросхемы ТТЛШ.

Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]