- •Курсовая работа
- •2001 Г. Задание на курсовую работу
- •В n-моп базисе ”
- •Упрощение с помощью карт Карно.
- •Справочные данные и принятые обозначения.
- •Разработка электрической схемы в заданном схемотехническом базисе.
- •Расчет характеристик схемы с помощью программы pspice.
- •Технологический маршрут формирования n-моп транзистора.
- •Выводы по результатам курсовой работы
- •Список используемой литературы :
МИЭТ
Московский институт электронной техники.
Курсовая работа
по курсу “Микроэлектроника и микросхемотехника”
раздел “Элементная база цифровых ИМС”
по теме: ”Проектирование логического
элемента в n-МОП базисе”
преподаватель Миндеева А. А.
выполнил студент гр.
2001 Г. Задание на курсовую работу
“ Проектирование логического элемента
В n-моп базисе ”
В рамках курсовой работы необходимо:
Минимизировать заданную логическую функцию с учетом схемотехнического базиса.
Разработать электрическую схему логического элемента в заданном схемотехническом базисе. Рассчитать параметры компонентов.
Провести расчет передаточных и переходных характеристик на PC по программе PSPICE.
Предложить технологический маршрут изготовления логического элемента.
Разработать топологию логического элемента в соответствии с предложенным технологическим маршрутом и топологическими допусками.
Заданная функция имеет вид:
Упрощение с помощью карт Карно.
Так как логическая функция задана в совершенноконъюнктивной нормальной форме, то карта Карно заполняется по0или хотя бы однопроизведениепринимает значение равное0:
Заполненная карта Карно выглядит так:
AB CD |
00 |
01 |
11 |
10 |
00 |
1 |
1 |
1 |
1 |
01 |
0 |
0 |
0 |
0 |
11 |
0 |
0 |
0 |
0 |
10 |
1 |
0 |
0 |
1 |
Для считывания F с карты Карно необходимо сначало минимизировать F по единицам,то есть объединяем соседние состояния, при которых F принимает одинаковые состояния. Здесь объединяются квадрат и строка по четыре состояния. Одно состояние может войти в несколько объединений. В результате объединения записываются те переменные, которые не меняются при переходе из клетки в клетку.
После считывания проводятся преобразования к нужному элементному базису при использовании теоремы Де Моргана и двойной инверсии, в итоге мы получим:
Справочные данные и принятые обозначения.
Толщина изолирующего диэлектрика dSiO2 = 50нм
Емкость нагрузки С=0,5 пФ
Материал под затворного диэлектрика – окись кремния (SiO2)
Относительная диэлектрическая проницаемость SiO2 = 4
Диэлектрическая проницаемость вакуума 0 = 8,85*10-12 Ф/м
Подвижность электронов n = 600 см2/В*с
Подвижность дырок p = 300 см2/В*с
Глубина диффузии хJ= 0.7 мкм
Коэффициент влияния подложки = 0,25
Минимальный топологический размер = 3 мкм
Напряжение логического нуля U0 = 0,6 В
Напряжение логической единицы U1 = 5 В
Напряжение помехоустойчивости Uпу = 0,5 В
Средняя потребляемая мощность Рср = 0,4 мВт
В данном варианте задан ключ с квазилинейной нагрузкой и алюминиевый затвор транзисторов.
Разработка электрической схемы в заданном схемотехническом базисе.
После упрощения функции, в соответствии с заданной нагрузкой, получаем следующую электрическую схему:
Аналитический расчет
параметров транзисторов схемы.
По заданным параметрам определяем Uпор.0 :
Uпор.0 = U0+U0пу = 0,6+0,5=1,1 (В)
Далее находим численные значения следующих величин Uип Uз :
Uип = U1 = 5 (В)
Uз Uип*(1+)+Uпор0 = 5*(1+0,25)+1,1 = 7.35 8 (В )
Определяем значение I0:
Рср=(Р0 + Р1) /2 ; Р1 = 0
Рср = Р0/2 = (Uип * I0)/2
В итоге получаем :
I0 = 2*Рср/Uип = (2*0,4*10-3) / 5 = 0,16*10-3 = 0,16 ( мА )
Крутизна нагрузочного транзистора (кн) определяется из следующего выражения :
Затем определяем крутизну для остальных транзисторов:
Найденное к0экв - для схемы в целом. Определим крутизну для каждого транзистора по отдельности, в соответствии с его включением. У параллельно включенных транзисторов крутизна равна, а у последовательно включенных :
1/кэкв = 1/к1 + 1/к2 = 2/к
к=2*кэкв
В итоге, значения для каждого транзистора примут следующие значения:
Для B- и C-сигналов :к=2*кэкв=2*7.57*10-5 = 15.14*10-5 (А/В2)
Для D-сигнала : к=7.57*10-5 (А/В2)
В следующем пункте определим геометрические размеры каждого транзистора по следующей методике :
к = куд*W/L
куд = *Суд
Суд = 0*SiO2/dок
а=W/L=к/куд
При а1 L = Lmin, W = Lmin*а;
При а1 L = Wmin/a, W = Wmin.
Для транзисторов с поликремниевым (Si*) затвором :
Lmin = 2*
Wmin= 2*
Суд = 0*SiO2/dок = 4*8.85*10-12/50*10-9 = 0.708*10-3 (Ф)
Так как транзистор n-канальный, то = n= 600 (см2/В*с) :
куд = *Суд = 600*10-4*0,708*10-3 = 424,8*10-7 (А/В2)
Геометрические размеры транзисторов Т3, Т4:
а=W/L=к/куд = 15.14*10-5/424,8*10-7 = 3.562,
так как а1, то L = Lmin= 2*=6(мкм).
W = a*Lmin= 3,562*2*= 21.372 22 (мкм).
Геометрические размеры для транзистора Т2:
а=W/L=к/куд = 7.57*10-5/424,8*10-7 = 1.781
так как а1, то L = Lmin= 2*=6(мкм).
W = a*Lmin= 1.781*2*= 10.686 11 (мкм).
Геометрические размеры для нагрузочного транзистора Тн:
к=кн = 1.07*10-5 (А/В2)
а = к/куд = 1.07*10-5/42,48*10-6 = 0,252
так как а1, то W = Wmin.= 2* = 6 (мкм),
L = Wmin/a = 6/0,252 = 23.81 24 (мкм).