Контроль фазового положения системы результирующих измерительных сигналов преобразования

Задача контроля фазового положения системы результирующих сигналов первичного преобразователя является важной при нормировании параметров указанных сигналов, особенно в серийном производстве. Она решается посредством так называемых фазовых дискриминаторов. Фазовые дискриминаторы — это такие устройства, которые выделяют электрический сигнал, пропорциональный разности фаз контролируемых сигналов. Однако имеет место одна особенность — эти устройства работают во временной, а не в пространственной координате. Поэтому при контроле необходимо обеспечить первичному преобразователю равномерное линейное перемещение.

Задачу реализации фазового дискриминатора можно решить двумя способами:

• выделением аналогового сигнала (напряжения), пропорционального величине погрешности фазирования;

• формированием цифрового эквивалента, пропорционального величине погрешности фазирования.

Аналоговые средства контроля, на наш взгляд, являются наиболее простыми и удобными. На рисунке 13 приведены упрощенная электрическая схема (б) и электрические диаграммы работы фазового дискриминатора с аналоговым выходом (а, в, г).

Электрические выходные гармонические сигналы первичного преобразователя (фазы 0° и 90°) преобразуются компараторами Coml и Com2 в сигналы прямоугольной формы и складываются по модулю 2. Прямой и инверсный сигналы подаются на операционный усилитель ОУ, включенный по дифференциальной схеме. Выходной сигнал усилителя имеет двухстороннее ограничение стабилитроном VD и поступает на фильтр нижних частот R_ф, C_ф. Если измерительные сигналы не квадратурны, как это показано на рисунке 13 а, то длительность единичного и нулевого уровней будет различна. При этом на выходе фазового дискриминатора в установившемся режиме будет наблюдаться постоянная составляющая, пропорциональная величине рассогласования (см. рисунок 13 г). Если выходные сигналы строго сфазированы (см. рисунок 13 в), то значение постоянной составляющей будет равно нулю. Таким образом, контролируя выходное напряжение фазового дискриминатора, можно контролировать фазовый сдвиг в системе результирующих измерительных сигналов преобразования.

Цифровая схема контроля фазовой коррекции системы результирующих сигналов предполагает заполнение временных интервалов, определяемых значениями функции F, импульсами стабильной частоты. Алгебраическая разность импульсов в этих интервалах определяется реверсивным счетчиком как результат измерения (числоимпульсный метод измерения).

Логическая схема такого устройства показана на рисунке 14. Она включает в себя: формирователь функции F (Com1, Com2, DD1), схему управления режимом работы счетчика на DD2, реверсивный счетчик импульсов на DD3 с преобразователем кодов DD4, устройство задания количества циклов измерения на счетчике DD8 и элементе DD6.2 и пусковое устройство. Для простоты схемы счетчик представлен одним десятичным разрядом.

На трёхвходовые логические элементы (ЛЭ) DD2 подаются счетные импульсы с генератора стандартных сигналов. Функция F управляет распределением этих импульсов по входам суммирования и вычитания реверсивного счетчика (открывает верхний или нижний ЛЭ 3И). Разрешение счета поступает с ЛЭ DD6.2 устройства задания количества циклов измерения. Цикл измерения должен начинаться фронтом сигнала Q1 и заканчиваться ровно через период, в противном случае не исключены грубые ошибки при измерении. Это обстоятельство накладывает определенные требования на пусковое устройство.

Пуск устройства производится нажатием кнопки «Пуск» и может быть произвольным во времени и длительности. Однако начало измерения должно быть строго «привязано» к фронту Q1. Поэтому пусковое устройство (устройство привязки) состоит из двух D-триггеров. Первый триггер записывает 1 при нажатии на кнопку «Пуск» (команда по длительности очень короткая и определяется постоянной цепи заряда конденсатора R1C), второй триггер переписывает эту 1 по фронту Q1, т.е. осуществляет жесткую синхронизацию начала измерения по фронту Q1.

Единица, записанная во второй триггер, обнуляет содержимое счетчика на DD3 и через ЛЭ DD6.1 производит запись установленного переключателем П кода счетчика на DD8. При этом на выходе ЛЭ DD6.2 формируется единица, которая разблокирует ЛЭ DD2.1 и DD2.2, и процесс счета (измерения) начинается.

Одновременно с записью 1 во второй триггер с его инверсного выхода через элемент задержки на DD7 поступает команда «Сброс» триггеров, которые переходят в исходное состояние. Команды R и PE снимаются, и оба счетчика оказываются в режиме счета. При этом основной счетчик на DD3 считает количество импульсов в группах временны2х интервалов, формируемых функцией F, а вспомогательный на DD8 — количество циклов измерения.

Как только количество циклов измерения будет исчерпано (в счетчике DD8 окажется 0), ЛЭ DD6.2 сформирует на выходе 0, которым блокирует ЛЭ DD2.1. и DD2.2, и процесс измерения закончится.

Длительность команд R и РЕ равна сумме задержки установки триггера (3) и задержки элемента DD7. Если исключить ЛЭ DD7, то длительность указанных команд может оказаться недостаточной, импульс будет сформирован без полочки.

На рисунке 15 показана упрощенная электрическая диаграмма работы устройства для трех разных значений фазового сдвига.

Процесс измерения начинается с суммирования. Векторами условно показано изменение содержимого счетчика в процессе счета и результат измерения.

Из диаграммы видно, что чем больше циклов измерения, тем более точный результат можно получить. Если фазовый сдвиг  < 90°, то результат измерения положителен и представлен в прямом коде. Если  > 90°, то результат измерения отрицателен и представлен в дополнительном коде. Если результирующие сигналы строго сфазированы ( = 90°), то результат измерения равен 0. Однако в силу дискретности измерения результат может быть близок к 0, но иметь произвольный знак. Следовательно, он может быть представлен как в прямом, так и в дополнительном коде. Поэтому для получения истинного значения результата измерения необходимо контролировать переход вектора суммы через 0 счетчика (P2). Это определяет необходимость использования преобразователя кодов X  X или  X со схемой контроля переноса P2. Последнее обстоятельство является существенным недостатком, который приводит к неоправданному усложнению логической схемы.

Наиболее рациональной является такая структура фазового дискриминатора, которая бы исключала возможность образования дополнительного кода на выходе счетчика. Иначе говоря, счетчик должен работать только в положительной области значений. Эту задачу можно решить эвристически: исключить возможность появления дополнительного кода счетчика означает исключение возможности появления на вычитающем входе импульса при содержимом счетчика, равном 0. Иными словами, в случае появления счетного импульса на входе вычитания в состоянии счетчика «0» — необходимо реверсировать (перекоммутировать) входы счетчика.

Поскольку использование реверсивного счетчика в таком режиме имеет широкое практическое приложение, то остановимся подробно на схемотехнике данной работы. В большинстве схемотехнических решений существует корректный (классический) и некорректный подходы.

На рисунке 16 представлена функциональная схема решения поставленной задачи с позиций корректного подхода.

Задача сводится к следующему: на счетчик в состоянии «0» (команда с ЛЭ DD5) очередной импульс может прийти по любому каналу, но поступить он должен на вход суммирования. На ЛЭ DD3 выполнен коммутатор, который управляется тактируемым по уровню триггером. Если триггер находится в состоянии 0, то коммутатор осуществляет прямую коммутацию входов счетчика, если в состоянии 1, то перекрестную.

Счетные импульсы на коммутатор подаются с некоторой задержкой, относительно информационных входов триггера. R-S тактируемый по уровню триггер, назовем его знаковым, анализирует адрес приходящего счетного импульса, т.е. если импульс приходит по верхнему каналу, то он устанавливается в состояние «0», если по нижнему — то в состояние «1». Для этой операции триггеру требуется время 3. В соответствии с состоянием триггера, последний устанавливает коммутатор в адекватное состояние, т. е. прямой или перекрестной коммутации каналов счетчика соответственно. Для этой операции требуется время . Счетный импульс на выходе элементов задержки должен появиться только после перекоммутации каналов (время перекоммутации ). Иначе говоря, время задержки элементов DD1.1, DD1.2 должно быть не менее 4. После записи первого импульса команда «0 счетчика» снимается, и триггер «защелкивает» полученную информацию, как информацию о знаке результата измерения.

На рисунке 16 б показана электрическая диаграмма работы рассмотренного устройства. Диаграмма основана на том, что все ЛЭ, на которых построен триггер и коммутатор, имеют одинаковую задержку, равную , а задержка элементов DD1 равна 5. Рассмотренная схема организации работы реверсивного счетчика обеспечивает представление результата измерения только в прямом коде с формированием знака результата.

Корректный подход предполагает введение элементов задержки и формирование команды «0 счетчика», сложность которой возрастает с увеличением разрядности счетчика. Можно упростить логическую схему, если использовать некорректный (нетрадиционный) подход.

На рисунке 17 приведена логическая схема организации счетчика (а) и электрическая диаграмма его работы.

Если на вход счетчика -1 в состоянии 0 приходит счетный импульс, то на выходе переноса Р2 он появляется через . Это свидетельствует о необходимости перекоммутации счетных входов счетчика. Такую задачу выполняет счетный триггер нa DDl, управляющий работой коммутатора на ЛЭ DD2.

Коммутатор представляет собой два мультиплексора на два канала, с объединенными определенным образом адресными и информационными цепями.

Если Q = 0 — прямая коммутация (открыты верхние логические элементы И), если Q = 1 — перекрестная (открыты нижние логические элементы И). Перекоммутация производится в момент действия счетного импульса на входе -1 (некорректная операция). Она приводит к переключению логических элементов И, т. е. к тому, что на входе -1 счетный импульс исчезает, а на входе +1 появляется.

В момент исчезновения импульса на входе -1 (фронтом импульса) в счетчик записывается ложная единица и команда «Р2» снимается. Чтобы не допустить записи ложной единицы в счетчик, необходимо блокировать запись в момент перекоммутации — подать 1 на вход R счетчика. Необходимый уровень 1 для блокировки записи в счетчик формирует ЛЭ DD3 с задержкой т после команды Р2.

Из электрической диаграммы рисунке 17 б следует, что перекоммутация как бы «рассекает» счетный импульс на две части. Первая часть импульса оказывается на входе -1 (до перекоммутации), вторая часть — на входе +1 (после перекоммутации). Фронт первой части импульса, которым производится запись, оказывается примерно на середине блокирующего импульса команды R. Она снимается спустя 2 после перекоммутации входов счетчика. Если счетчик имеет n десятичных разрядов, то команда R снимается через время (n + 1). Длительности команд Р2 и R примерно равны (n + 3).

Следует заметить, что некорректная организация работы счетчика возможна лишь при наложении ограничений на длительность счетного импульса — она не должна быть менее 7. В противном случае запись единицы в счетчик придется на момент времени, когда команда «0 счетчика» не будет снята, т.е. импульс не будет сосчитан.

Сравнивая корректный и некорректный подходы к решению поставленной задачи, можно с уверенностью сказать, что вторая логическая схема гораздо проще первой. Приведенный пример показывает многообразие вариантов схемотехнического решения какой-либо задачи. Отыскание наиболее простого решения и составляет суть искусства схемотехники.