Реализация системного контроллера
Основное назначение системного контроллера (СК) - формирование управляющих сигналов МПС, а именно – сигналов чтения/записи памяти и УВВ, а также сигнала подтверждения прерывания.
Системный контроллер формирует управляющие сигналы чтения/записи памяти и УВВ, дешифрируя информацию, выдаваемую ему процессором по шине состояния М/IO#, D/C#, W/R# о типе шинного цикла (см. таблицу 4), выполняемого в данный момент процессором. При обращении к памяти, СК должен формировать сигналы MEMR и MEMW (чтение/запись в память), а при обращении к УВВ сигналы IOR и IOW (ввод/вывод на УВВ). В шинном цикле подтверждения прерывания формируется сигнал INTA. Возможная реализации СК – схема на ПЗУ с добавлением счётчика на 4.
|
|
|
Рисунок 6 – Временные диаграммы формирования основных сигналов управления (MEMW#,MEMR#,INT#)
|
В таблице 5 приведён пример прошивки ПЗУ для реализации системного контроллера для циклов подтверждения прерывания и чт./записи УВВ.
Таблица 5 – Прошивка ПЗУ для реализации системного контроллера
|
|
A4 |
A3 |
A2 |
A1 |
A0 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
|
M/IO# |
D/C# |
W/R# |
A1 |
A0 |
MEMW# |
MEMR# |
IOW# |
IOR# |
INTA# |
|
Подтв. прер. |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 | |
|
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 | |
|
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 | |
|
Чт. УВВ |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 | |
|
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 | |
|
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 | |
|
Зп. УВВ |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 | |
|
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 | |
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
Возможный вариант выполнения СК приведён на рисунке 7.
|
|
|
Рисунок 7 – Реализация системного контроллера |
Шинные формирователи шин адреса и данных
Так как выходы микропроцессора могут быть нагружены только на один ТТЛ - вход, то для согласования шин адреса/данных МП с шиной адреса/данных МПС необходимы шинные формирователи (ШФ), обеспечивающие повышение токовой нагрузки по выходам. Для обеспечения захвата шины МПС другим ведущим (в разрабатываемой МПС этот режим работы МП не используется) ШФ должен дополнительно обеспечивать третье (высокоимпедансное) состояние.
В качестве шинных формирователя шины адреса/данных можно использовать одно (только для ША) или двунаправленные ШФ, обеспечивающих необходимую токовую нагрузку, например микросхему КР1533АП6.
На рисунке 8 представлено УГО данной микросхемы.
Рисунок 8 – УГО микросхемы КР1533АП6
Микросхема КР1533АП6 представляет собой восьмиразрядный двунаправленный приемопередатчик с тремя состояниями на выходе и без инверсии входной информации.
Режим работы
определяется комбинацией сигналов на
двух входах управления -
и COD. При высоком уровне напряжения на
входе управления третьим состоянием
- выходы микросхемы переводятся в
высокоимпедансное состояние. При низком
уровне напряжения на этом входе
направление передачи информации
определяется логическим уровнем на
входе COD: от DI к DO при логической “1” и
от DO к DI при логической “0”.
Для обеспечения работы на относительно низкоомную или большую емкостную нагрузку выходы микросхемы обеспечивают повышенную мощность по сравнению со стандартными ТТЛ выходами. Микросхема обеспечивает выходной ток до 112 mA и емкостные нагрузки до 200 пФ по каждому из выходов.
В качестве ШФ ША и ШД МП могут быть использованы и другие подходящие этих целей микросхемы.
Так как разрядность шины адреса МП 386SX равна 24, то для повышения токовой нагрузки ША необходимо 3 микросхемы. Ещё две микросхемы потребуются для повышения токовой нагрузки ШД.