Вычислительные машины (конспект лекций) однопроцессорные эвм

Часть 3

Настоящий конспект лекций продолжает материал, изложенный в первой и второй частях. Конспект посвящен изучению основ организации и функционирования ЭВМ в целом и ее отдельных узлов, взаимодействия ЭВМ и периферийных устройств, в том числе многопроцессорных систем, перспективных направлений в развитии вычислительной техники, приобретению опыта разработки простейших микропроцессорных устройств.

Конспект предназначен для студентов всех форм обучения направления 220200 – Управление и информатика в технических системах

ОГЛАВЛЕНИЕ

8. Принципы организации ввода / вывода информации в микроэвм 5

8.1. ОБЩИЕ ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВ 5

8.2. ПРОГРАММНЫЙ ВВ 7

8.3. ВВ ПО ПРЕРЫВАНИЯМ 8

8.4. ВВ В РЕЖИМЕ ПДП 10

8.4.1. ПДП С ЗАХВАТОМ ЦИКЛА 11

8.4.2. ПДП С БЛОКИРОВКОЙ ПРОЦЕССОРА 12

8.5. АДАПТЕР ПОСЛЕДОВАТЕЛЬНОГО ИНТЕРФЕЙСА 14

8.6. АДАПТЕР ПАРАЛЛЕЛЬНОГО ИНТЕРФЕЙСА 20

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 28

КОНТРОЛЬНЫЕ ЗАДАНИЯ 29

9. НЕКОТОРЫЕ ВОПРОСЫ РАЗВИТИЯ АРХИТЕКТУРЫ ЭВМ 29

9.1. ТЕГИ И ДЕСКРИПТОРЫ. САМООПРЕДЕЛЯЕМЫЕ ДАННЫЕ 30

9.2. ЭВМ RISC-АРХИТЕКТУРЫ 33

9.3. МЕТОДЫ ОПТИМИЗАЦИИ ОБМЕНА ПРОЦЕССОР-ПАМЯТЬ 36

9.3.1. КОНВЕЙЕР КОМАНД 37

9.3.2. РАССЛОЕНИЕ ПАМЯТИ 39

9.3.3. БУФЕРИЗАЦИЯ ПАМЯТИ 40

9.4. ДИНАМИЧЕСКОЕ РАСПРЕДЕЛЕНИЕ ПАМЯТИ. ВИРТУАЛЬНАЯ ПАМЯТЬ 49

9.4.1. ВИРТУАЛЬНАЯ ПАМЯТЬ 50

9.4.2. СЕГМЕНТНО-СТРАНИЧНАЯ ОРГАНИЗАЦИЯ ПАМЯТИ 53

9.5. ЗАЩИТА ПАМЯТИ 58

9.5.1. ЗАЩИТА ОТДЕЛЬНЫХ ЯЧЕЕК ПАМЯТИ 59

9.5.2. МЕТОД ГРАНИЧНЫХ РЕГИСТРОВ 59

9.5.3. МЕТОД КЛЮЧЕЙ ЗАЩИТЫ 60

9.6. АЛГОРИТМЫ УПРАВЛЕНИЯ МНОГОУРОВНЕВОЙ ПАМЯТЬЮ 62

9.7. СОПРОЦЕССОРЫ 65

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 67

КОНТРОЛЬНЫЕ ЗАДАНИЯ 67

10. ЭВОЛЮЦИЯ ШИННОЙ АРХИТЕКТУРЫ IBM PC 68

10.1. ЛОКАЛЬНАЯ СИСТЕМНАЯ ШИНА 69

10.2. ШИНА РАСШИРЕНИЯ 70

10.2.1. ШИНА РАСШИРЕНИЯ ISA 71

10.2.2. ШИНА РАСШИРЕНИЯ МСА 71

10.2.3. ШИНА РАСШИРЕНИЯ EISA 72

10.3. ЛОКАЛЬНЫЕ ШИНЫ РАСШИРЕНИЯ 73

10.3.1. ЛОКАЛЬНАЯ ШИНА VESA (VLB) 75

10.3.2. ЛОКАЛЬНАЯ ШИНА PCI 76

КОМПОНЕНТЫ МАТЕРИНСКОЙ ПЛАТЫ 80

CHIPSET 81

РАЗНОВИДНОСТИ СЛОТОВ 81

ТИПЫ РАЗЪЕМОВ ОПЕРАТИВНОЙ ПАМЯТИ 83

РАЗЪЕМЫ ДЛЯ ПОДКЛЮЧЕНИЯ ВНЕШНИХ УСТРОЙСТВ 83

РАЗЪЕМЫ ДЛЯ ПОДКЛЮЧЕНИЯ ДИСКОВЫХ УСТРОЙСТВ 84

РАЗЪЕМЫ ПРОЦЕССОРОВ 84

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 85

КОНТРОЛЬНЫЕ ЗАДАНИЯ 86

11. ПРИНЦИПЫ ОРГАНИЗАЦИИ СИСТЕМ ПРЯМОГО ДОСТУПА К ПАМЯТИ 86

11.1. СПОСОБЫ ОРГАНИЗАЦИИ ДОСТУПА К СИСТЕМНОЙ МАГИСТРАЛИ 88

11.2. ВОЗМОЖНЫЕ СТРУКТУРЫ СИСТЕМ ПДП 90

11.3. ОРГАНИЗАЦИЯ ОБМЕНА В РЕЖИМЕ ПДП 95

11.3.1. ИНИЦИАЛИЗАЦИЯ СРЕДСТВ ПДП 97

11.3.2. РАДИАЛЬНАЯ СТРУКТУРА (SLAVE DMA) 98

11.3.3. РАДИАЛЬНАЯ СТРУКТУРА (BUS MASTER DMA) 99

11.3.4. ЦЕПОЧЕЧНАЯ СТРУКТУРА (BUS MASTER DMA) 100

11.4. ПРИНЦИПЫ ОРГАНИЗАЦИИ АРБИТРАЖА МАГИСТРАЛИ 102

ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ 104

КОНТРОЛЬНЫЕ ЗАДАНИЯ 104

8. ПРИНЦИПЫ ОРГАНИЗАЦИИ ВВОДА / ВЫВОДА ИНФОРМАЦИИ В МИКРОЭВМ

Вводом/выводом (ВВ) называют передачу данных между ядром ЭВМ, включающим в себя процессор и ОП, и периферийными устройствами (ПУ).

Система ВВ – это единственное средство общения ЭВМ с внешним миром. Ее возможности в серийных ЭВМ представляют собой один из важнейших параметров, определяющих выбор машины для конкретного применения.

Несмотря на разнообразие ПУ, в настоящее время разработано несколько стандартных способов их подключения к ЭВМ и программирования ВВ. Существует три режима ВВ:

• Программный ВВ (нефорсированный).

• ВВ по прерыванию (форсированный).

• Прямой доступ к памяти (ПДП).

Реализация ВВ в каждом из этих режимов отличается программно-аппаратны­ми затратами и, самое важное, скоростью выполнения операций обмена и непроизводительными затратами времени процессора. Суть каждого из трех режимов состоит в следующем.

Программный ВВ. Инициирование и управление ВВ осуществляет процессор по командам прикладной программы. ПУ играют пассивную роль и только сигнализируют о своем состоянии, в частности о готовности к операциям ВВ.

ВВ по прерыванию. Операции ВВ инициирует ПУ, генерируя сигнал запроса прерывания, при этом процессор переключается на подпрограмму обслуживания данного ПУ, вызвавшего прерывание. В результате выполнения подпрограммы (обработчика) осуществляется обмен данными. Действия, выполняемые обработчиком, определяются пользователем, а непосредственно операциями ВВ управляет процессор.

Таким образом, как при программном ВВ, так и при ВВ по прерываниям операциями обмена управляет процессор, поэтому очень часто эти два варианта обмена не разделяют и рассматривают их как программный ВВ. В англоязычной литературе – Programmed Input/Output (PIO). Однако в настоящем курсе эти варианты обмена рассматриваются отдельно.

Прямой доступ к памяти. Процессор в передаче данных не участвует. Он отключается от системной магистрали, а все операции обмена данными идут под управлением специального управляющего устройства –контроллера ПДП. Этот режим используется для быстродействующих ПУ, когда пропускной способности процессора недостаточно.

Следует отметить, что общие принципы организации систем прерывания уже рассмотрены в гл. 6. Организация систем ПДП подробно рассмотрена в гл. 11. Ниже рассматривается простейший случай организации радиальных систем прерывания и ПДП для микроЭВМ на базе МП КР580, поэтому материал настоящего раздела частично перекрывается с материалом, изложенным в гл. 6 и в гл. 11.