Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Теория автоматов. Учебное пособие
.pdf
CRQSCCRQSCQ
. (12.6)
&
&
&
&
CRQSCCRQSCQ
. (12.6)
в элементном базисе И-НЕ
S
R
Q
T
С
& & &
&
Q+
Q
На основе соотношения (12.6) представляется возможность синтезировать однотактный синхронный RS-триггер в элементном базисе
И-НЕ, схема которого представлена на рис. 12.11.
S
Q+
C
Q
R
Рис. 12.11. Схема однотактного синхронного RS-триггера
в элементном базисе И-НЕ
На рис. 12.12 представлено УГО однотактного синхронного RSтриггера.
Q
Рис. 12.12. УГО однотактного синхронного RS-триггера
Одним из способов устранения недостатка RS-триггеров — наличие запрещенных кодовых комбинаций входных сигналов — является
построение еще одной разновидности триггерных схем, которая получила название D-триггер. Для управления синхронным однотактным
RS-триггером необходимо три входных сигнала (два информацион-
-141-
ных, один — управляющий). D-триггеры имеют один информационный
D-вход и один управляющий вход — С. В D-триггерах запрещенные
комбинации исключаются путем соединения через инвертор S и R входов синхронного RS-триггера. При этом на информационные входы
RS-триггера никогда не поступают одинаковые сигналы, то есть исключаются запрещенные кодовые комбинации (S = R = 1), а режим хранения (S = R = 0) реализуется путем подачи на вход C нулевого уровня сигнала [25].
Значение сигнала на выходе Q D-триггера в момент времени (t + 1)
равно значению сигнала на входе D в предыдущий момент времени t.
Таким образом, входной сигнал передается на выход с задержкой на
один такт, то есть Q
t+1
= Dt. Поэтому D-триггер называют триггером за-
держки.
Асинхронный D-триггер не применяется, так как его выход просто
повторяет входной сигнал после окончания режима состязаний.
Синхронный D-триггер функционирует в соответствии с табл. 12.6.
Таблица 12.6
C D Q Q
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
+
Из табл. 12.6 видно, что при отсутствии сигнала синхронизации
(С = 0) состояние триггера остается неизменным.
Для синтеза синхронного D-триггера воспользуемся асинхронным
RS-триггером. Как видно из табл. 12.6, сигнал на входе D должен воздействовать на триггер только в том случае, когда имеется единичный
уровень сигнала С. Следовательно, как и в случае синхронного RS-триггера, на входе D-триггера должны быть двухвходовые элементы И, пропускающие сигнал с входа D при С = 1.
-142-
S
асинхронного RS-триггера
DCS
. Переход триггера в состояние нуля дол-
D C R
.
S
формируется в момент, когда С = 1, и со-
R
, то есть
S C R
.
DCDCCC)DC(*CDCCSCR
.
&
&
&
D
S
асинхронного RS-триггера
DCS
. Переход триггера в состояние нуля дол-
S
формируется в момент, когда С = 1, и со-
.
DCDCCC)DC(*CDCCSCR
.
Рассмотри правую часть табл. 12.6. Переход триггера в состояние
единицы должен происходить, когда на входах воздействуют сигналы
С = 1 и D = 1. Значит, при таком сочетании сигналов на входе
ронного RS-триггера должен быть нуль, то есть
= C · D
S
. Переход триг-
асинх-
S
гера в состояние нуля должен происходить, когда на входах имеется
комбинация C = 1, D = 0. Значит, на входе
при таком сочетании сигналов также должен быть нуль, то есть
Поскольку сигнал на входе
и соответствует инверсному значению D, его можно использовать для
формирования сигнала
, то есть
R
формируется в момент, когда С = 1,
S
= C · S
R
асинхронного RS-триггера
R
= C · D
R
.
Это же рассуждение можно получить и чисто формально с помощью алгебры логики:
.
Следовательно, D-триггер может быть синтезирован на основе
асинхронного RS-триггера [27], так как показано на рис.12.13.
C
.
Рис. 12.13. Синтезированный на основе RS-триггера
однотактный синхронный D-триггер
Уравнение однотактного асинхронного RS-триггера в элементном
базисе И-НЕ имеет вид:
&
-143-
&
QRSQ
.
S
асинхронного RS-триггера
DCS
. Переход триггера в состояние нуля дол-
формируется в момент, когда С = 1, и со-
DCDCCC)DC(*CDCCSCR
.
QRSQ
.
DCS
,
D C R
, то получим уравнение для
. (12.7)
&
&
&
&
D
C
Q
T
Если в этом уравнении произвести соответствующие нашим рас-
= C · D
суждениям замены переменных, то есть
уравнение для однотактного синхронного D-триггера (12.7):
= C · D
S
R
,
, то получим
QDCDCQ
(12.7)
На рис. 12.14 представлено УГО однотактного синхронного D-триггера.
Q
Рис. 12.14. УГО однотактного синхронного D-триггера
Если на входе С синхронного D-триггера постоянно будет присутствовать логическая единица, то принято говорить, что D-триггер становится «прозрачным». Этим хотят подчеркнуть то обстоятельство, что
сигнал на выходе Q будет повторять значение сигнала на входе D.
Рассмотренные разновидности однотактных триггерных схем не
позволяют реализовать так называемый режим счета (деление) входной тактовой частотой. Но именно данный режим работы триггерных
схем является очень важным при построении различных вычислительных устройств.
При построении триггерных схем из обычных радио-электронных компонентов режим счета легко реализуется, так как очень просто построить дифференцирующие RC-цепи с требуемой постоянной
-144-
t
t
в=а
t
t
Рис. 12.15. Временная диаграмма сигналов a и в
Входные
сигналы
Выходные
времени, способной формировать очень короткие сигналы управления
триггером. Однако в интегральной схемотехнике реализовывать дифференцирующую RC-цепь экономически невыгодно. Именно данное
обстоятельство потребовало построения специальных двухтактных
триггерных схем.
Рассмотрим два сигнала на временной диаграмме.
а=в
в=а
Рис. 12.15. Временная диаграмма сигналов a и в
Данные сигналы можно трактовать как различные сигналы, а можно понимать как один и тот же безинверсный и инверсный сигналы.
Данная особенность положена в основу работы двухтактных триггерных схем.
В [26] рассмотрен принцип построения двухтактного триггера,
который называют также триггером типа MS (от англ. master, slave, что
переводят обычно как «ведущий», «ведомый»). Его упрощенная структурная схема приведена на рис. 12.16. В схеме имеются два одноступенчатых триггера (ведущий M, ведомый S) и два электронных ключа
(Кл1 и Кл2).
ту триггера, приведена на рис. 12.17.
информационные
сигналы
Кл1 М Кл2 S
Рис. 12.16. Структурная схема двухтактного триггера
Временная диаграмма сигнала синхронизации, поясняющая рабо-
-145-
С
0
t
a
ta
b
tb tc td
Рис. 12.17. Временная диаграмма сигнала синхронизации
с
d
Рассмотрим ряд временных интервалов указанной диаграммы:
t < t
— ведущий триггер отключен от информационных входов, ве-
a
домый триггер подключен к ведущему;
t
≤ t ≤ tb— ведущий триггер отключен от информационных входов,
a
ведомый триггер отключен от ведущего;
t
< t < tc — ведущий триггер подключен к информационным вхо-
b
дам, ведомый триггер отключен от ведущего. В ведущий триггер записывается информация;
t
≤ t ≤ td — ведущий триггер отключен от информационных входов,
c
ведомый триггер отключен от ведущего;
t
< t — ведущий триггер отключен от информационных входов,
d
ведомый триггер подключен к ведущему; информация из ведущего
триггера переписывается в ведомый. Это происходит сразу после момента времени t
и означает, что фактически двухступенчатый триггер
d
срабатывает при изменении сигнала синхронизации от 1 к 0. При этом
выходные сигналы определяются теми входными информационными
сигналами, которые имели место непосредственно перед отрицательным фронтом сигнала синхронизации.
Булеву функцию, отражающую работу Т-триггера, содержательно
можно представить так: триггер инвертирует свое предыдущее состоя-
t+1
ние при подаче на его вход Т единичного сигнала, то есть
Q
= Q
t
при
Т = 1. Соответствующая таблица переключений Т-триггера представлена в табл. 12.7.
-146-
t1t
QQ
при Т = 1. Соответствующая
Таблица 12.7
Q
Q+
0
0
режим хранения
1 1 0
1
режим счета
1
0
Q
всегда
Т
D
C
Q
_
Таблица 12.4
режим хранения нформации
режим установки в 0
режим установки в 1
запрещенные
кодовые комбинации
Таблица 12.7
T Q Q
0 0 0
0 1 1
1 0 1
1 1 0
+
режим хранени
режим счета
я
Вход Т называют счетным входом триггера. При подаче на триг-
гер первого единичного сигнала он устанавливается в единицу, при подаче второго — сбрасывается в нуль, третьего — опять в единицу и т.д.
Таким образом, изменение выходного сигнала происходит с частотой,
вдвое меньшей, чем входного. Это позволяет использовать Т-триггер
для синтеза двоичных счетчиков, в которых каждый триггер соответствует одному двоичному разряду.
Т-триггер может быть синтезирован на логических элементах
И-НЕ или ИЛИ-НЕ, однако чаще всего для синтеза однотактного Т-триггера используют имеющийся в составе серий интегральных микросхем
D-триггер. Превращение D-триггера в Т-триггер осуществляется с помощью соответствующего соединения выводов микросхемы.
Так, если в синхронном D-триггере вход D соединить с инверсным
выходом
мотреть в табл. 12.7 строки, в которых состояние триггера Q меняется
, то он превращается в Т-триггер. Действительно, если пос-
Q
на противоположное (строки 6 и 7 в правой части таблицы), увидим, что
значение сигнала на входе D противоположно значению Q. Поскольку
сигнал на выходе
всегда противоположен состоянию Q, то подавая
Q
счетные сигналы Т вместо синхроимпульсов на вход С (рис. 12.18), из
D-триггера получим Т-триггер [27].
T
Q
Рис. 12.18. Синтез однотактного Т-триггера
на основе D-триггера
-147-
Рис. 12.18. Синтез однотактного Т-триггера на основе D-триггера
Основой для построения двухтактных Т-триггеров могут служить двух-
Q
-выход триггера должен быть соединен с S-входом, а прямой
Основой для построения двухтактных Т-триггеров могут служить
двухтактные синхронные RS-триггеры (рис. 12.19), в которых для изменения состояния триггера на инверсное используются собственные
входные сигналы. При этом инверсный
-выход триггера должен быть
Q
соединен с S-входом, а прямой Q-выход — с R-входом триггера.
Рис. 12.19. Двухтактный асинхронный Т-триггер
на основе двухтактных асинхронных RS-триггеров
На рис. 12.20 представлено УГО двухтактного асинхронного Т-триггера.
Рис. 12.20. УГО двухтактного асинхронного Т-триггера
Работу двухтактного синхронного Т-триггера можно проиллюстрировать следующей временной диаграммой (рис. 12.21):
Рис. 12.21. Временная диаграмма работы Т-триггера
-148-
Рис. 12.21. Временная диаграмма работы Т-триггера
На рис. 12.22 представлена функциональная схема двухтактного син-
На рис. 12.22 представлена функциональная схема двухтактного
синхронного Т-триггера на основе двухтактных синхронных RS-триггеров, а на рис. 12.23 — условное графическое обозначение двухтактного
синхронного Т-триггера.
Рис. 12.22. Схема двухтактного синхронного Т-триггера
Рис. 12.23. УГО двухтактного синхронного Т-триггера
Второй способ устранения недостатка RS-триггеров — наличие запрещенной кодовой комбинации входных сигналов — приводит к JKтриггерам, у которых появление на обоих информационных входах
логических единиц приводит к изменению состояния триггера. Если
в D-триггерах запрещенная для RS-триггеров комбинация не используется, то в JK-триггерах она используется в полезных целях: при этой
комбинации входных сигналов JK-триггер работает как Т-триггер. В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет
вход J, а роль входа R — вход К.
JK-триггеры реализуют в виде триггеров типа MS (двухступенчатых триггеров) или в виде динамических триггеров [25, 26].
-149-
Таблица 12.8
J K Q
Q+
0 0 0
0
0 0 1 1 0 1 0
0
0 1 1
0
1 0 0
1
1 0 1
1
1 1 0
1
1 1 1
0
Таблица 12.8
J K Q
Q+
0 0 0
0
режим хранения
RS-триггер
0 0 1
1
0 1 0
0
установка в «1»
0 1 1
0
1 0 0
1
установка в «0»
1 0 1
1
1 1 0
1
t1t
QQ
Т-триггер
1 1 1
0
Закон функционирования JK-триггера можно проиллюстрировать
табл.12.8.
Таблица 12.8
режим хранения
установка в «1»
установка в «0»
t1t
QQ
На рис. 12.24 представлена функциональная схема асинхронного
двухтактного JK-триггер, а на рис. 12.25 — его условное графическое
обозначение.
В интегральной схемотехнике распространены синхронные JKтриггеры, схема которого приведена на рис. 12.26, а УГО — на рис. 12.27.
RS-триггер
Т-триггер
Рис. 12.24. Схема асинхронного двухтактного JK-триггера
Рис. 12.25. УГО асинхронного двухтактного JK-триггера
-150-
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]