Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы телекоммуникаций. Базовые компоненты телекоммуникационных систем. Учебное пособие для СПО
.pdf
31
На рисунке 3.7 линия I характеризует режим отсечки, при котором
VD1
VD2
VD3 VD4
r1 r2
+Е
Y
х2
х1
транзистор закрыт, т.е. U
=Е, линия II характеризует активный (линейный)
вых
режим работы, линия III характеризует режим насыщения, когда транзистор
полностью открыт, т.е. Uвх=Е. Режим отсечки соответствует логическому нулю,
а режим насыщения – логической единицы.
К основным типам логик, построенных на биполярных транзисторах,
относятся:
− диодно-транзисторная логика;
− транзисторно-транзисторная логика;
− эмиттерно-связанная логика.
3.1.2. Логика на биполярных транзисторах
Диодно-транзисторная логика
Схема логического элемента И-НЕ (NAND) представлена на рисунке 3.8.
Рисунок 3.8 – Схема логического элемента И-НЕ в соответствии ДТЛ
Логический элемент И-НЕ, построенный в соответствии с ДТЛ, содержит
два входа х1 и х2, Y – выход. Если на один из входов или на оба входа подается
низкий уровень сигнала (логический ноль), то VD1 или/и VD2 пропускают
сигнал, а VD3 и VD4 препятствуют прохождению сигнала, следовательно,
транзистор будет закрыт, т.е. в режиме отсечки U
=Е и на выходе схемы будет
вых
высокий уровень (логическая единица).
Для уменьшения размеров схемы при увеличении количества входов
разработана транзисторно-транзисторная логика.
Транзисторно-транзисторная логика
Логический элемент И-НЕ, построенный в соответствии с ТТЛ, приведен
на рисунке 3.9.
32
r1 r2
+Е
Y
х2
х1
Т1
Т2
Рисунок 3.9 – Схема логического элемента И-НЕ в соответствии ТТЛ
I вх
U вх
«0»
«1»
На рисунке 3.9 Т1 – многоэмиттерный транзистор, у которого каждый
эмиттер служит входом схемы. Максимальное количество входов равно 8, т.е.
каждый эмиттер можно рассматривать как отдельный транзистор, но
занимающий меньшую площадь, чем при ДТЛ. Таким образом, транзистор Т1
отвечает за входы устройства, а транзистор Т2 – является инвертором. Причем
в логическом элементе, построенном в соответствии с ТТЛ, переходные
процессы существенно меньше, чем при ДТЛ, следовательно, быстродействие
ТТЛ намного выше, чем при ДТЛ. Входная характеристика представлена на
рисунке 3.10, передаточная характеристика аналогична характеристики,
приведенной на рисунке 3.7.
Рисунок 3.10 – Входная характеристика ТТЛ
Эмиттерно-связанная логика
Данный тип логики строится на основе дифференциальных транзисторных
каскадов. Пример дифференциальной пары представлен на рисунке 3.11.
33
r1 r2
Y2
х2
х1
Т1
Т2
Y1
Рисунок 3.11 – Дифференциальная пара
I вх
U вх
«0»
«1»
U вых
U вх
«0»
«1»
Логические элементы, построенные на дифференциальных парах, имеют
высокое быстродействие, большую нагрузочную способность и высокую
стабильность параметров. Высокое быстродействие обуславливается линейным
режимом работы без перехода в режим насыщения. В тоже время логические
элементы на ЭСЛ характеризуются высоким энергопотреблением,
следовательно, высокой стоимостью. Входная и передаточная характеристики
представлены на рисунках 3.12 и 3.13 соответственно.
Рисунок 3.12 – Входная характеристика ЭСЛ
Рисунок 3.13 – Передаточная характеристика ЭСЛ
34
Согласно передаточной характеристике, приведенной на рисунке 3.13,
Параметры
Обозначение
ТТЛ
ЭСЛ
Напряжение питания, В
U
пит
5
-5,2
Напряжение логического
нуля, В
U «0»
0,4
-1,6
Напряжение логической
единицы, В
U «1»
2,4
-0,8
Время задержки при
переключении с высокого
уровня сигнала на низкий, нс
Т(1,0)
15
8
Время задержки при
переключении с низкого
уровня сигнала на высокий, нс
Т(0,1)
22
6
Потребляемая мощность, мВт
Р
22
70
Коэффициент разветвления
К
р
10
30
эмиттерно-связанная логика относится к отрицательной логике.
ДТЛ в настоящее время используется для восстановления уже
существующей цифровой аппаратуры, но не используется для разработки
современных цифровых устройств. Поэтому ниже представлены основные
эксплуатационные параметры транзисторно-транзисторной логики и
эмиттерно-связанной логики.
Таблица 3.1 – Сравнение параметров ТТЛ и ЭСЛ
3.2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ПОЛЕВЫХ ТРАНЗИСТОРАХ
3.2.1. Основные понятия о полевых транзисторах
Полевой транзистор, или униполярный, является приоритетным при
разработке цифровой техники в телекоммуникациях. Полевой транзистор
называется униполярным, т.к. принцип работы основан только на одном
носителе заряда, в отличие от биполярного транзистора, т.е. только электроны
или только – дырки.
В полевом транзисторе различают следующие электроды:
– сток (с) – электрод, через который уходят основные носители заряда;
– исток (и) – электрод, из которого в канал входят основные носители
заряда;
– затвор (з) – управляет током, т.е. служит для регулирования
поперечного сечения канала или для изменения концентрации носителей заряда
в канале.
Таким образом, можно сформулировать основное назначение затвора:
когда на затвор подается напряжение, то возникает электрическое поле, которое
изменяет ширину p-n-перехода или концентрацию носителей заряда, т.е. влияет
35
на величину тока. Протекающего от истока к стоку. Ниже приведено название
с
из
с
из
а)
б)
электродов на английском:
– drain (d) – сток;
– source (s) – исток;
– gate (g) – затвор.
Различают полевые транзисторы с управляющим p-n-переходом и с
изолированным затвором. Полевые транзисторы с управляющим переходом
работают на основе изменения поперечного сечения p-n-перехода, а с
изолированным затвором – на основе изменения концентрации носителей
заряда под воздействием внешнего электрического поля. Полевые транзисторы
с изолированным затвором обозначаются МДП – металл, диэлектрик,
полупроводник или МОП – металл, окисел, полупроводник. Полевые
транзисторы с изолированным затвором формируются следующим образом: в
кристалл на некотором удалении друг от друга внедрены две области с
обратной проводимостью – сток и исток, а затвор в виде металлической пленки
отделен от полупроводника слоем диэлектрика, т.е. электрически с ним не
контактирует. Различают полевые транзисторы с изолированным затвором со
встроенным каналом и индуцированным каналом. В полевом транзисторе со
встроенным каналом данный канал сформирован в виде поверхностного
инверсного слоя, т.е. существует изначально. В полевом транзисторе с
индуцированным каналом токопроводящий канал между стоком и истоком
изначально не существует, а появляется только под воздействием напряжения,
приложенного к затвору.
На рисунках 3.14 – 3.15 представлены УГО полевых транзисторов.
Рисунок 3.14 – УГО полевого транзистора с управляющим p-n-переходом с
каналом n-типа (а) и каналом p-типа (б)
Аналогично схемам, приведенным на рисунках 3.2 – 3.4, ниже приведены
схемы включения полевых транзисторов с управляющим p-n-переходом с
общим затвором (ОЗ), с общим истоком (ОИ) и общим стоком (ОС).
36
с
из
с
из
а)
б)
с
из
с
из
в)
г)
Рисунок 3.15 – УГО полевого транзистора с изолированным затвором со
+Е
UвыхUвх
+
-
+
-
Uси
Iи
Iс
+Е
Uвых
Uвх
+
-+
-
Uси
Iи
Iс
встроенным каналом p-типа (а) и каналом n-типа (б); с индуцированным
каналом p-типа (в) и каналом n-типа (г)
Рисунок 3.16 – Схема включения полевого транзистора с общим затвором
Рисунок 3.17 – Схема включения полевого транзистора с общим истоком
37
+Е
Uвых
Uвх
+
-
+
-
Uси
Iи
Iс
Рисунок 3.18 – Схема включения полевого транзистора с общим стоком
зи
c
U
I
S
=
с
cи
вх
I
U
r =
с
cи
вх
I
U
r
=
К основным эксплуатационным параметрам относятся:
− ток стока максимальный I
− напряжение отсечки между электродами затвор – исток U
(данное напряжение указывается для полевого транзистора с управляющим p-
n-переходом);
− напряжение пороговое между электродами затвор – исток U
(данное напряжение указывается для полевого транзистора с
изолированным затвором);
− максимальное падение напряжение между электродами сток – исток
U
max;
си
− максимальное падение напряжение между электродами затвор –
исток U
электрода и определяется по формуле (3.3)
max;
зи
− крутизна S, которая характеризует действие управляющего
c max
;
зи отс
зи пор
. (3.3)
.
.
где ΔIс – изменение тока стока под воздействием напряжения на затворе;
ΔU
Входное сопротивление полевого транзистора на постоянном токе
определяется по формуле (3.4), а на переменном токе – по формуле (3.5).
– изменение напряжения на затворе.
зи
, (3.4)
. (3.5)
38
Полевые транзисторы характеризуются высоким входным
ConstUUfI
сизис
== /)(
ConstUUfI
сзсис
== /)(
I с
U си
U зи=0
I с
U си
U зи=0
сопротивлением. В полевых транзисторах с управляющим p-n-переходом
высокое входное сопротивление обусловлено тем, что этот переход включен в
запертом режиме и к нему прикладывается обратное напряжение. Величина
входного сопротивления в этом случае равна 106 – 109 Ом.
В полевых транзисторах с изолированным затвором высокое входное
сопротивление обусловлено наличием диэлектрического слоя, изолирующего
затвор, и может достигать 1012-1015 Ом.
К графическим характеристикам относятся:
3.22.
1. Стоко-затворные
;
2. Стоковые (выходные)
Ниже представлены примеры графических зависимостей, рисунки 3.19 –
Рисунок 3.19 – Стоковая характеристика полевого транзистора с
управляющим p-n-переходом
Рисунок 3.20 – Стоковая характеристика полевого транзистора с
изолированным затвором
39
I с
U зи
U отс
Рисунок 3.21 – Стоко-затворная характеристика полевого транзистора с
I с
U зи
U пор
Параметры
Биполярные транзисторы
Полевые транзисторы
Типы носителей
электроны и дырки
только электроны или дырки
Электроды
эмиттер, база, коллектор
исток, затвор, сток
Управление
входным током базы
напряжением на затворе
управляющим p-n-переходом
Рисунок 3.22 – Стоко-затворная характеристика полевого транзистора с
изолированным затвором
Полевые транзисторы с управляющим p-n-переходом применяются в
различных устройствах телекоммуникаций:
− для увеличения частоты несущего сигнала;
− в схемах с управляемым коэффициентом усиления или ослабления
сигнала;
− в качестве повторителя в фотодиодных схемах.
Полевые транзисторы с изолированным затвором нашли применение в
схемах процессоров, модуляторов, элементах памяти и т.д. В таблице 3.1
приведено сравнение биполярных и полевых транзисторов.
Таблице 3.1 – Сравнение биполярных и полевых транзисторов
40
Продолжение таблицы 3.1
Потребляемая
мощность
Р
потр БТ
> Р
потр ПТ
Стабильность
параметров
Помехоустойчивость БТ < Помехоустойчивости ПТ
Быстродействие
Т
зад БТ
> Т
зад ПТ
Uсм
-Е
+Е
х1
х2
Y=x1·x2
Uсм
-Е
+Е
х1
х2
Y=x1+x2
3.2.2. Логика на полевых транзисторах
Ниже приведены основные типы логик, построенных на полевых
транзисторах.
1. На полевых транзисторах одинаковой проводимости nMOП, pМОП
Основной особенностью разработки логических элементов на полевых
транзисторах с изолированным затвором является малое потребление тока в
статическом режиме. Ниже представлены схемы логических элементов NAND
и NOR, построенные на pМОП-логике, рисунки 3.23, 3.24.
Рисунок 3.23 – Базовый элемент NAND на pМОП
Рисунок 3.24 – Базовый элемент NOR на pМОП
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]