Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы телекоммуникаций. Базовые компоненты телекоммуникационных систем. Учебное пособие для СПО
.pdf
11
упорядочиваются с помощью кода Грея, в котором каждое следующее число
Х
1
Х
2
Y
0 0 0
0 1 0
1 0 1 1 1
1
№
Х
1
Х
2
0
1
1 0 0
1 2 1 0 1
0
0
1
1
Х
1*Х2
Х1*Х2
12121
хххххY =+=
отличается от предыдущего только одним разрядом. При применении карт
Карно необходимо булевы функции N переменных представить в виде
дизъюнктивной нормальной функции ДНФ или в виде конъюнктивной
нормальной формы КНФ, т.о. образуется структура топологически
эквивалентную N – мерному кубу.
Ниже представлены примеры для двух логических переменных, таблицы
1.3 и 1.4.
Таблица 1.3 – Пример таблицы истинности 2-х переменных
Данную таблицу можно переписать следующим образом:
Таблица 1.4 – Представление таблицы истинности для упорядочивания с
помощью кода Грея
На рисунке 1.5 представлена плоская развертка 2-мерного куба при ДНФ.
Рисунок 1.5 – Плоская развертка плоского 2-мерного куба
Логическое уравнение для рисунка 5 представлено ниже.
.
Развертка 2-мерного куба при КНФ представлена на рисунке 1.6.
12
0
0
1
1
Х
1+Х2
Х
1+Х2
Рисунок 1.6 – Плоская развертка плоского 2-мерного куба при КНФ
№
Х5Х4Х3
Х2Х1Символ
№
Х5Х4Х3
Х2Х1Символ
1 0 0 0 0 0 пробел
17 1 0 0 0 0 О
2 0 0 0 0 1 А
18 1 0 0 0 1 П
3 0 0 0 1 0 Б
19 1 0 0 1 0 Р 4 0 0 0 1 1 В 20 1 0 0 1 1 С 5 0 0 1 0 0 Г 21 1 0 1 0 0 Т 6 0 0 1 0 1 Д 22 1 0 1 0 1 У
7 0 0 1 1 0 Е
23 1 0 1 1 0 Ф
8 0 0 1 1 1 Е
24 1 0 1 1 1 Х 9 0 1 0 0 0 Ж 25 1 1 0 0 0 Ц
10 0 1 0 0 1 З
26 1 1 0 0 1 Ч
11 0 1 0 1 0 И
27 1 1 0 1 0 Ш
12 0 1 0 1 1 Й
28 1 1 0 1 1 Щ
13 0 1 1 0 0 К
29 1 1 1 0 0 Ь
( )
( )
112212121
хххххххххY =+=++=
Логическое уравнение для рисунка 1.6 представлено ниже.
.
Таблица 1.4 дает возможность получить итоговое значения без
проведения процедур факторизации. В строчках 1 и 2 таблицы 1.3 выбираются
значения, в котором Y=1, и так как х1 остается неизменным, а х2 принимает
значения 0 и 1, то х2 поглощается, а х1 – есть итоговое значение Y.
Аналогичным образом формируются плоские развертки для большего
количества логических переменных, причем количество вершин булевого куба
определяется по формуле 2n, где n – количество логических переменных.
1.2. САМОСТОЯТЕЛЬНАЯ РАБОТА
1. Разработать логическое уравнение для ФИО студента (с учетом
пробелов) и построить комбинационную схему. Определить цену и
быстродействие. Для кодирования ФИО студента использовать таблицу 1.5,
приведенную ниже.
Таблица 1.5 – Таблица кодирования буквенных символов
13
Продолжение таблицы 1.5
14 0 1 1 0 1 Л
30 1 1 1 0 1 Э
15 0 1 1 1 0 М
31 1 1 1 1 0 Ю
16 0 1 1 1 1 Н
32 1 1 1 1 1 Я
2
lognN=
1.
( ) ( ) ( )
51421321
ХХХХХХХХ +++++
2.
( ) ( ) ( )
52421321
ХХХХХХХХ +++++
3.
( ) ( ) ( )
543421321
ХХХХХХХХХ +++++
4.
( ) ( ) ( )
4
343214321
ХХХХХХХХХХ +++++++
5.
( )
( ) ( )
21341432
ХХХХХХХХ +++
6.
( )
( )
( )
51421321
ХХХХХХХХ +++++
7.
( ) ( ) ( )
51421321
ХХХХХХХХ +++++
х
Определить количество неповторяющихся букв ФИО студента. Число
разрядов кода для всех неповторяющихся букв ФИО студента определяется по
формуле (1.4):
, (1.4)
где N – число различных символов, n – разрядность кода.
По этой формуле получится после подстановки числовых данных
(необходимо ответ округлить до целого числа в большую сторону).
Далее записать логическое уравнение, содержащие все переменные x1;
x2; x3; x4; x5 для позиций y3 = 1.
При разработке уравнений необходимо учесть следующее:
− если в кодовой комбинации стоит «1», то в уравнении
записывается х;
− если в кодовой комбинации стоит «0», записывается .
2. Минимизировать уравнение и построить комбинационную схему
для полученного уравнения. Определить цену и быстродействие:
− первый вариант минимизации построить с использованием правил
преобразования логических параметров и методом факторизации для
возможной минимизации цены и задержки в схеме. Задачей факторизации
является определение общих частей термы и вынесению их за скобки;
− вторым вариантом минимизации является метод Карно.
3. Построить логические схемы для первоначального уравнения и для
уравнения после проведения процедуры факторизации для логических
уравнений, приведенных в таблице ниже. Сравнить цену схемы и задержку
сигнала для первоначального варианта и варианта с процедурой факторизации.
Ниже приведены варианты логических уравнений, таблица 1.6.
Таблица 1.6 – Таблица вариантов логических уравнений
14
Продолжение таблицы 1.6
8.
( ) ( ) ( )
51421321
ХХХХХХХХ +++++
9.
( ) ( ) ( )
521421321
ХХХХХХХХХ ++++++
15
ГЛАВА 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ В ТЕЛЕКОММУНИКАЦИЯХ
1
2
3
+
8
7
6
5
4
Название ИМС
Количество
логических элементов
малая
МИС
1….10
средняя
СИС
10….100
большая
БИС
100……1000
сверхбольшая
СБИС
1000….10000
Супербольшая
10000….100000
2.1. ТИПЫ ЛОГИК
Логические схемы, построенные на логических элементах, в
промышленности реализуются на микросхемах. Микросхемы – это изделие их
пассивных и активных компонентов и соединительных проводников,
выполненных на поверхности полупроводникового кристалла. Упрощенный
вид микросхемы представлен на рисунке 2.1.
Рисунок 2.1 – Пример упрощенной микросхемы
На данном рисунке порты 2, 4, 5, 7 – входные, 1, 3, 6, 8 – выходные, т.к.
микросхема требует подведение питания, то два дополнительных порта
предназначены для подключения источника питания.
В таблице 2.1 представлены типы интегральных микросхем в зависимости
от количества логических элементов в одной микросхеме.
Таблица 2.1 – Типы микросхем
Микросхемы строятся с учетом определенной логики. К базовым типам
логики относятся:
− диодная логика ДЛ;
− диодно-транзисторная логика;
− транзисторно-транзисторная логика ТТЛ;
− эмиттерно-связанная логика ЭСЛ;
16
− логика на полевых транзисторах одинаковой полярности nMOП,
111
вхвых
UUNM −=
000
выхвх
UUNM −=
pMOП;
− логика на комплементарных полевых транзисторах КМОП (КМДП).
К основным количественным параметрам для выбора микросхем
относятся:
− напряжение источника питания;
− уровни напряжения логических единиц и нулей;
− помехоустойчивость;
− потребляемая мощность;
− нагрузочная способность;
− быстродействие.
Реальные логические элементы находятся под воздействием помех,
вследствие которых схема, находящаяся в стоянии «1», может перейти в
состояние «0», и наоборот. Таким образом, требуется учитывать условия, при
которых состояние логического элемента не изменяется под воздействием
помех. Помехоустойчивость логического элемента, находящегося в состоянии
логической единицы, определяется по формуле (2.1)
, (2.1)
где NM1– помехоустойчивость ЛЭ в состоянии логической единицы;
1
U
вых
– напряжение логической 1 на выходе ЛЭ;
1
U
вх
– напряжение логической 1 на входе ЛЭ.
Помехоустойчивость логического элемента, находящегося в состоянии
логического нуля, определяется по формуле (2.2)
, (2.2)
где NM0 – помехоустойчивость ЛЭ в состоянии логического нуля;
0
U
вых
– напряжение логического 0 на выходе ЛЭ;
0
U
вх
– напряжение логического 0 на входе ЛЭ.
Потребляемая мощность учитывает динамическую и статическую
составляющие, причем динамическая составляющая зависит от диапазона
рабочих частот.
Быстродействие, как было отмечено в первой главе, оценивается
временем задержки. Задержка логического элемента складывается из задержек
срабатывания логических элементов и задержек распространения сигналов по
цепям связи. Трудоемкость учета задержек зависит от соотношения значений
задержек самих логических элементов и задержек в цепях связи, но задержки в
цепях связи существенно меньше, чем задержки в логических элементах. Если
задержки в логических элементах, расположенных в одной схеме, имеют
близкие значения, то итоговая величина задержки может быть получена путем
произведения величины задержки в одном логическом элементе на количество
17
всех логических элементов в схеме. При оценке задержки следует различать
2
1001
tt
t
ср
+
=
КАК
А
+
-
VD
rогр
Е
Iпр
Uпр
задержку при переключении с логической единицы на логический ноль, и
наоборот. Среднюю величину задержки определяют формулой (2.3)
, (2.3)
где t01 – время переключения с логического нуля в логическую единицу;
t10 – время переключения с логической единицы в логический нуль.
Нагрузочная способность характеризуется коэффициентом разветвления
(К
рассматриваемой схемы, не нарушая ее правильного функционирования.
электрический ток в одном направлении. Диод – это полупроводниковое
устройство, т.е. из материалов с n-проводимостью и p-проводимостью.
Условно-графическое отображение представлено на рисунке 2.2.
), т.е. количеством микросхем, которые можно подключить к выходу
разв
2.2. ДИОДНАЯ ЛОГИКА
В диодной логике используется способность диодов проводить
а)
Рисунок 2.2 – УГО выпрямительного диода, представленного согласно
российского (а) и европейского (б) стандартов соответственно
На рисунке 2.2 символ «К» означает катод, т.е. материал с проводимостью
n-типа, символ «А» – анод, т.е. материал с p-проводимостью. Диод пропускает
ток, если на анод подается плюс от источника питания, т.е. прямое напряжение
и диод не пропускает ток, если на диод подается минус источника напряжения,
т.е. обратное напряжение.
Схема включения диода в прямом направлении представлена на рисунке
2.3, а для обратного направления – на рисунке 2.4.
б)
Рисунок 2.3 – Прямое включение диода
18
Рисунок 2.4 – Обратное включение диода
I
II
III
IV
I пр
I обр
U пр
U обр
I
II
III
IV
I пр
I обр
U пр
U обр
1
2
Основной графической характеристикой диода является вольтамперная
характеристика ВАХ. На рисунке 2.5 представлена ВАХ идеального диода.
Рисунок 2.5 – ВАХ идеального диода
В квадранте I представлена характеристика, полученная по схеме прямого
включения, в квадранте III – представлена схема обратного включения диода,
т.е. обратный ток равен нулю.
Схема ВАХ реального диода представлена на рисунке 2.6.
Рисунок 2.6 – ВАХ реального диода
19
На ВАХ реального диода в первом квадранте значение тока растет
I
II
III
IV
I пр
I обр
U пр
U обр
I пр
Δ
I пр
ΔU
пр
U пр
ΔU
обр
U
пробоя
Iо
Δ
I обр
медленнее, чем у идеального диода, а в третьем квадранте у реального диода
представлен пробой, причем на 1 кривой представлен электрический пробой
диода, т.е. обратимый процесс, а на 2 кривой – тепловой пробой, т.е. не
обратимый.
На рисунке 2.6 представлены параметры реального диода на
вольтамперной характеристике.
Рисунок 2.6 – ВАХ с параметрами диода
На рисунке 2.6 приняты следующие обозначения:
Iпр – прямой ток;
ΔIпр – диапазон изменений прямого тока;
Uпр – прямое напряжение;
ΔUпр – диапазон изменений прямого напряжения;
I
– обратный ток;
обр
ΔI
– диапазон изменений обратного тока;
обр
ΔU
U
I0 – ток утечки.
Диод обладает сопротивлением, которое изменяется в соответствии со
схемой включения. При прямом включении различают статическое и
динамическое сопротивления диода, определяемые по формулам (2.4) и (2.5)
соответственно.
– диапазон изменений обратного напряжения;
обр
– напряжение теплового пробоя;
пробоя
20
пр
пр
I
U
r
прVD
=
, (2.4)
пр
пр
I
U
r
прVD
=
обр
обр
I
U
r
обрVD
=
обр
обр
I
U
r
обрVD
=
прогрпр
UrIE +=
I пр
I обр
U пр
U обр
1
2
Е/r
огр
Е
Нагрузочная
прямая
Uпр
Iпр
. (2.5)
При обратном включении также определяются статическое и
динамическое сопротивления диода, определяемые по формулам (2.6) и (2.7)
соответственно.
, (2.6)
. (2.7)
В соответствии с законом Кирхгофа для схемы обратного включения
можно записать уравнение:
. (2.8)
Формула 2.8 позволяет построить нагрузочную прямую на ВАХ диода с
координатами (Е, Е/r
огр
).
Рисунок 2.7 – Построение нагрузочной прямой
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]