Добавил:
ivanov666
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз:
Предмет:
Файл:Основы информатики, организации ЭВМ, вычислительных и информационных систем. Учебное пособие
.pdf
дизъюнкции равно единице, если сумма значений операндов боль-
x y x v y
0 0 0 0 1 1 1 0 1 1 1
1
ше или равна 1).
Рис. 20 – Логический элемент ИЛИ
Таблица истинности схемы ИЛИ:
Схема НЕ
Схема НЕ (инвертор) реализует операцию отрицания. Если
на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе
0. Условное обозначение на структурных схемах инвертора — на
рис. 21
Рис. 21 – Логический элемент НЕ
80
Таблица истинности схемы НЕ:
x 0 1 1
0
x
y
0 0 1 0 1 1 1 0 1 1 1
0
Схема И—НЕ
Схема И—НЕ состоит из элемента И и инвертора и осуществляет отрицание результата схемы И. Условное обозначение на
структурных схемах схемы И—НЕ с двумя входами представлено
на рис. 22.
Рис. 22 – Логический элемент И – НЕ
Таблица истинности схемы И—НЕ:
Схема ИЛИ—НЕ
Схема ИЛИ—НЕ состоит из элемента ИЛИ и инвертора и
осуществляет отрицание результата схемы ИЛИ. Условное обозначение на структурных схемах схемы ИЛИ—НЕ с двумя входами
представлено на рис. 23.
81
x
y
0 0 1 0 1 0 1 0 0 1 1
0
Рис. 23 – Логический элемент ИЛИ–НЕ
Таблица истинности схемы ИЛИ—НЕ:
Триггер
Триггер — это электронная схема, широко применяемая в ре-
гистрах компьютера для надѐжного запоминания одного разряда
двоичного кода. Триггер имеет два устойчивых состояния, одно из
которых соответствует двоичной единице, а другое — двоичному
нулю. Термин «триггер» происходит от английского слова trigger —
защѐлка, спусковой крючок. Самый распространѐнный тип триггера
— так называемый RS-триггер (S и R, соответственно, от английских set — установка, и reset — сброс). Условное обозначение триггера — на рис. 24.
Рис. 24 – Условное обозначение RS-триггера
Он имеет два симметричных входа S и R и два симметричных
выхода Q и , причем выходной сигнал Q является логическим отрицанием сигнала .
82
На каждый из двух входов S и R могут подаваться входные
S R Q 0 0 запрещено
0 1 1 0 1 0 0
1
1
1
хранение
бита
сигналы в виде кратковременных импульсов ( ).
Наличие импульса на входе будем считать единицей, а его от-
сутствие — нулем.
На рис. 25 показана реализация триггера с помощью вентилей
ИЛИ—НЕ и соответствующая таблица истинности.
Рис. 25 – Реализация триггера на основе вентилей ИЛИ—НЕ
Таблица истинности RS-триггера:
двоичного кода, то для запоминания байта нужно 8 триггеров, для
запоминания килобайта, соответственно, 8 х 2
Современные микросхемы памяти содержат миллионы триггеров.
щая суммирование двоичных чисел. Сумматор служит, прежде все-
го, центральным узлом арифметико-логического устройства ком-
пьютера, однако он находит применение также и в других устрой-
ствах машины.
Поскольку один триггер может запомнить только один разряд
10
= 8192 триггеров.
Сумматор
Сумматор — это электронная логическая схема, выполняю-
83
Многоразрядный двоичный сумматор, предназначенный для
Входы
Выходы
Первое
слагаемое
Второе
слагаемое
Перенос
Сумма
Перенос
0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0
1
1 0 0 1 0 1 0 1 0 1 1 1 0 0 1
1 1 1 1 1
сложения многоразрядных двоичных чисел, представляет собой
комбинацию одноразрядных сумматоров. Условное обозначение
одноразрядного сумматора на рис. 26.
Рис. 26 – Условное обозначение одноразрядного сумматора
При сложении чисел A и B в одном i-ом разряде приходится
иметь дело с тремя цифрами:
1. цифра ai первого слагаемого;
2. цифра bi второго слагаемого;
3. перенос p
из младшего разряда.
i–1
В результате сложения получаются две цифры:
1. цифра ci для суммы;
2. перенос pi из данного разряда в старший.
Таким образом, одноразрядный двоичный сумматор есть
устройство с тремя входами и двумя выходами, работа которого
может быть описана следующей таблицей истинности:
84
Если требуется складывать двоичные слова длиной два и более
бит, то можно использовать последовательное соединение таких
сумматоров, причѐм для двух соседних сумматоров выход переноса
одного сумматора является входом для другого.
Например, схема вычисления суммы C = (с
ичных трехразрядных чисел A = (a
иметь вид, показанный на рис. 27:
Рис. 27 – схема вычисления суммы двух двоичных
трехразрядных чисел
3.2. Архитектура современных ЭВМ [8]
2 a1 a0
3 c2 c1 c0
) и B = (b
) двух дво-
2 b1 b0
) может
Архитектуры вычислительных систем сосредоточенной
обработки информации
Современный компьютер состоит из нескольких функциональ-
ных узлов: процессор, память, контроллеры устройств и т.д. Каждый узел представляет собой сложное электронное устройство, в
состав которого могут входить миллионы логических элементов.
Для лучшего понимания принципа работы каждого узла и компью-
тера в целом вводится понятие уровней представления компьютера.
Цифровой логический уровень – уровень логических схем базо-
вой системы элементов.
Микроархитектурный уровень – уровень организации обра-
ботки информации внутри функционального узла. Сюда относятся
регистры различного назначения, устройство обработки поступающих команд, устройство преобразования данных, устройство управ-
ления.
85
Командный уровень – набор функциональных узлов и связи
между ними, система команд и данных, передаваемых между
устройствами.
Набор блоков, связей между ними, типов данных и операций
каждого уровня называется архитектурой уровня.
Архитектура командного уровня называется обычно компью-
терной архитектурой или компьютерной организацией.
Архитектуры с фиксированным набором устройств
Компьютерами с сосредоточенной обработкой называются
такие вычислительные системы, у которых одно или несколько обрабатывающих устройств (процессоров) расположены компактно и
используют для обмена информацией внутренние шины передачи
данных. Компьютеры 1-го и 2-го поколения имели архитектуру за-
крытого типа с ограниченным набором внешнего оборудования.
Компьютер, выполненный по этой архитектуре, не имел возможности подключения дополнительных устройств, не предусмотренных
разработчиком.
Укрупненная схема такой компьютерной архитектуры приве-
дена на рис. 28. Оперативная память хранит команды и данные ис-
полняемых программ. АЛУ обеспечивает не только числовую обра-
ботку, но и участвует в процессе ввода-вывода информации, осу-
ществляя ее занесение в оперативную память. Канал ввода/вывода
представляет собой специализированное устройство, работающее
по командам, подаваемым устройством управления. Канал допускает подключение определенного числа внешних устройств. Устрой-
ство управления обеспечивает выполнение команд программы и
управляет всеми узлами системы.
86
Рис. 28 – Архитектура компьютера закрытого типа
Компьютеры такой архитектуры эффективны при решении чисто вычислительных задач. Они плохо приспособлены для реализации компьютерных технологий, требующих подключения дополни-
тельных внешних устройств и высокой скорости обмена с ними ин-
формацией.
Вычислительные системы с открытой архитектурой
В начале 70-х гг. фирмой DEC (Digital
Equipment Corporation) был предложен компьютер совершенно
иной архитектуры. Эта архитектура позволяла свободно подключать любые периферийные устройства, что сразу же заинтересовало
разработчиков систем управления различными техническими системами, так как обеспечивало свободное подключение к компью-
теру любого числа датчиков и исполнительных механизмов. Глав-
ным нововведением являлось подключение всех устройств, незави-
симо от их назначения, к общей шине передачи информации. Под-
ключение устройств к шине осуществлялось в соответствии со
стандартом шины. Стандарт шины являлся свободно распростра-
няемым документом, что позволяло фирмам— производителям пе-
риферийного оборудования разрабатывать контроллер для подключения своих устройств к шинам различных стандартов. Архитектура
87
компьютера открытого типа, основанная на использовании обшей
шины, приведена на рис. 29.
Рис. 29 – Архитектура компьютера открытого типа
Общее управление всей системой осуществляет центральный
процессор. Он управляет общей шиной, выделяя время другим
устройствам для обмена информацией. Запоминающее устройство
хранит исполняемые программы и данные и согласовано уровнями
своих сигналов с уровнями сигналов самой шины. Внешние устройства, уровни сигналов которых отличаются от уровней сигналов
шины, подключаются к ней через специальное устройство –
контроллер. Контроллер согласовывает сигналы устройства с сиг-
налами шины и осуществляет управление устройством по командам, поступающим от центрального процессора. Контроллер под-
ключается к шине специальными устройствами – портами ввода-
вывода. Каждый порт имеет свой номер, и обращение к нему про-
цессора происходит также, как и к ячейке памяти, по этому номеру.
Процессор имеет специальные линии управления, сигнал на которых определяет, обращается ли процессор к ячейке памяти или к
порту ввода-вывода контроллера внешнего устройства.
Несмотря на преимущества, предоставляемые архитектурой с
общей шиной, она имеет и серьезный недостаток, который проявлялся все больше при повышении производительности внешних устройств и возрастании потоков обмена информацией между ними. К
общей шине подключены устройства с разными объемами и ско-
ростью обмена, в связи с чем «медленные» устройства задерживали
работу «быстрых». Дальнейшее повышение производительности
компьютера было найдено во введении дополнительной локальной
шины, к которой подключались «быстрые» устройства. Архитекту-
ра компьютера с общей и локальной шинами приведена на рис. 30.
88
Рис. 30 – Архитектура компьютера с общей и локальной шиной
Контроллер шины анализирует адреса портов, передаваемые
процессором, и передает их контроллеру, подключенному к общей
или локальной шине.
Конструктивно контроллер каждого устройства размещается
на общей плате с центральным процессором и запоминающим
устройством или, если устройство не является стандартно входящим в состав компьютера, на специальной плате, вставляемой в
специальные разъемы на общей плате – слоты расшире-
ния. Дальнейшее развитие микроэлектроники позволило размещать
несколько функциональных узлов компьютера и контроллеры стандартных устройств в одной микросхеме СБИС. Это сократило количество микросхем на общей плате и дало возможность ввести две
дополнительные локальные шины для подключения запоминающего устройства и устройства отображения, которые имеют наибольший объем обмена с центральным процессором и между собой. Хо-
тя архитектура компьютера осталась прежней, структура современ-
ного персонального компьютера имеет вид, представленный на рис. 31
Рис. 31 – Структура персонального компьютера
89
Соседние файлы в предмете [НЕСОРТИРОВАННОЕ]