Конструкторско-технологическое обеспечение производства ЭВМ. Методическое пособие по выполнению курсового проекта «Проектирование конструктивных модул
.pdf
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ МОСКОВСКИЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ СВЯЗИ И ИНФОРМАТИКИ
СЕВЕРО-КАВКАЗСКИЙ ФИЛИАЛ
И.В. Щербань, О.Г. Щербань
Конструкторско-технологическое обеспечение производства ЭВМ
Методическое пособие
Ростов-на-Дону
2012
2
ББК 30
УДК 681.327.67
Щербань И.В., Щербань О.Г. КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ПРОИЗВОДСТВА ЭВМ. Методическое пособие по выполнению курсового проекта «Проектирование конструктивных модулей ЭВМ».
Ростов-на-Дону: СКФ МТУСИ, 2012. – 52 с.
Методическое пособие содержит краткие сведения из теории построения конструктивных модулей 1-го и 2-го уровней средств вычислительной техники: базовых логических элементов и операционных устройств, синтезируемых на их основе. Цели курсового проекта: освоение методов электрического расчета логических элементов ЭВМ, методов схемного проектирования типовых конструктивных модулей (КМ) средств вычислительной техники (СВТ), а также освоение технологии моделирования КМ СВТ в среде MultiSim.
Предназначено для студентов специальности 230101.
Рецензент:
доктор технических наук, заведующий кафедрой «Системы передачи и обработки информации» Соколов С.В.
Технический редактор: Щербань И.В.
Издательство СКФ МТУСИ
Сдано в набор 10.10.12. Изд. № 181. Подписано в печать 22.11.12. Зак. № 195. Печ. листов 3.25. Учетно-изд. л. 2.6. Печать оперативная. Тир. 30 экз.
Отпечатано в Полиграфическом центре СКФ МТУСИ, Серафимовича, 62.
3
ОГЛАВЛЕНИЕ
1. |
СОДЕРЖАНИЕ ПРОЕКТА.................................................................................... |
5 |
2. |
ОФОРМЛЕНИЕ КУРСОВОГО ПРОЕКТА ........................................................ |
11 |
3. |
ПОРЯДОК ЗАЩИТЫ ........................................................................................... |
14 |
4. |
ОПРЕДЕЛЕНИЕ ВАРИАНТА ЗАДАНИЯ НА КУРСОВОЙ ПРОЕКТ......... |
14 |
5. |
МЕТОДИКА РАСЧЕТА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ................................. |
14 |
|
5.1. Элемент транзисторно-транзисторной логики (ТТЛ)................................ |
15 |
|
5.1.1. Расчет статических параметров............................................................. |
16 |
|
5.1.2. Расчет динамических параметров ......................................................... |
19 |
|
5.2. Элемент транзисторно-транзисторной логики на диодах и транзисторах |
|
|
Шоттки (ТТЛШ) .................................................................................................... |
22 |
|
5.3. Элемент эмиттерно-связанной логики (ЭСЛ)............................................. |
24 |
|
5.3.1. Расчёт статических параметров............................................................. |
25 |
|
5.3.2. Расчет динамических параметров ......................................................... |
30 |
|
5.4. Базовый логический элемент типа КМДП ................................................. |
33 |
|
5.4.1. Расчёт статических параметров............................................................. |
35 |
|
5.4.2. Расчёт динамических параметров ......................................................... |
36 |
|
5.4.3. Логические элементы КМДП И - НЕ, ИЛИ - НЕ................................ |
37 |
|
5.5. Элемент интегральной инжекционной логики ( И2Л ).............................. |
40 |
|
5.5.1. Расчет статических параметров............................................................. |
42 |
|
5.5.2. Расчет динамических параметров ......................................................... |
44 |
6. |
МЕТОДИКА ЛОГИЧЕСКОГО СИНТЕЗА ТРИГГЕРНОЙ ЯЧЕЙКИ.......... |
45 |
ЛИТЕРАТУРА ........................................................................................................... |
48 |
|
ПРИЛОЖЕНИЕ 1 ...................................................................................................... |
49 |
|
ПРИЛОЖЕНИЕ 2 ...................................................................................................... |
51 |
|
4
ВВЕДЕНИЕ
Основой схемотехнического построения ЭВМ являются типовые электронные схемы, которые называются логическими элементами (ЛЭ). Для них характерно выполнение требований функциональной и технической полноты.
Под логическим элементом понимают устройства, выполняющие операции булевой алгебры в двоичной системе. Логический элемент в зависимости от назначения, типа логики, технологии изготовления интегральной схемы (ИС) может состоять из различного числа схемных элементов (как правило от 5
до 15).
Логические элементы – основной строительный материал ЭВМ. Имеющиеся в составе ЭВМ (помимо ЛЭ) элементы хранения двоичной информации – триггеры, также синтезируются на основе логических элементов. Вычислительные процессы в ЭВМ, содержащие арифметические операции сложения, вычитания, умножения и деления, или логические процедуры (поиск, сортировка, сравнение, сдвиг и др.) реализуются схемами, состоящими из ЛЭ.
Таким образом, логические элементы ЭВМ образуют универсальную среду, обеспечивающую арифметическую и логическую обработку входной двоичной информации. При проектировании подобных устройств важно выбрать и применить микросхемы, соответствующие предъявляемым требованиям.
Разработано множество технологий изготовления ИС:
-ТТЛ-технология (транзисторно-транзисторные логические схемы). ЛЭ обладают высоким хорошей помехоустойчивостью, но имеют недостаток – большая потребляемая мощность;
-КМОП или КМДП-технология (логические схемы на комплиментарных структурах металл-окисел (диэлектрик)-полупроводник). ЛЭ характеризуется весьма малым потребляемым током (а, следовательно, и потребляемой мощностью) и имеют низкое напряжение питания, но обладают сравнительно низким быстродействием;
-ЭСЛ или СЭТЛ-технология (логические схемы с эмиттерными связями). ЛЭ имеют самое высокое быстродействие и высокую нагрузочную способность (т.к. на выходах стоят эмиттерные повторители), а также широкие логические возможности (т.к. схема имеет два выхода). Их недостатки - большая потребляемая мощность (т.к. в схеме переключаются большие токи) и сравнительно низкая помехоустойчивость (т.к. малый перепад логических уровней);
5
- И2Л-технология (схемы на элементах интегральной инжекционной логики). ЛЭ имеют пониженное напряжение питания (всего порядка 1 В) и малую потребляемую мощность, хорошо согласуются с элементами ТТЛ и обеспечивают высокую степень интеграции, а при изготовлении схем И2Л используется те же хорошо отработанные технологические процессы, что и при производстве ИС на биполярных транзисторах (но при этом меньше технологических операций). Кроме того, ЛЭ, выполненные по технологии И2Л, позволяют меняя потребляемую мощность изменять быстродействие. К недостаткам таких ЛЭ относят низкую помехоустойчивость (т.к. малый перепад логических уровней) и сравнительно низкое быстродействие (ниже, чем в схемах ЭСЛ).
Цель курсового проектирования: освоить методы электрического расчета логических элементов ЭВМ и схемное проектирование типовых конструктивных модулей (КМ) средств вычислительной техники (СВТ), а также технологию моделирования КМ СВТ в среде MultiSim.
Курсовой проект состоит из следующих частей:
-электрический расчет одного из типов потенциальных логических элементов;
-логическое проектирование триггерной схемы;
-логическое проектирование заданного операционного устройства;
-моделирование синтезированного операционного устройства в MultiSim. Все схемы рассчитываются для наиболее неблагополучного случая с уче-
том заданных технологий и разброса параметров элементов, возможных колебаний напряжения источников питания и диапазона рабочих температур.
1.СОДЕРЖАНИЕ ПРОЕКТА
1.В соответствии с заданием (табл. 1; 2) следует синтезировать принципиальную схему ЛЭ, реализующего указанную функцию для заданного способа кодирования входных сигналов.
6
|
|
|
|
|
|
|
|
|
Таблица 1 |
|
|
Данные для составления принципиальной схемы ЛЭ |
|
||||||
|
|
|
|
|
|
|
|
|
|
Индекс |
|
0, 6 |
|
1, 7 |
2,8 |
3, 9 |
4,5 |
||
|
|
|
|
|
|
|
|
|
|
Тип логи- |
|
ЭСЛ |
|
|
КМОП |
|
|
|
|
ческого |
|
|
ТТЛ |
ТТЛШ |
И2Л |
||||
|
(СЭТЛ) |
|
(КМДП) |
||||||
элемента |
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Реализуе- |
|
|
|
|
|
|
|
|
|
мая функ- |
|
И-НЕ |
|
И-НЕ |
ИЛИ-НЕ |
ИЛИ-НЕ |
И-ИЛИ-НЕ |
||
ция |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Таблица 2 |
|
|
|
|
|
Данные для расчета ЛЭ |
|
|
|
|
|
|
|
|
|
|
|
|
||
Индекс |
|
|
Индекс |
Коб |
|
|
Краз |
||
|
|
|
|
|
|
|
|
|
|
А |
|
|
|
I |
4 |
|
|
10 |
|
|
|
|
|
|
|
|
|
|
|
А |
|
|
|
II |
5 |
|
|
10 |
|
|
|
|
|
|
|
|
|
|
|
А |
|
|
|
III |
3 |
|
|
10 |
|
|
|
|
|
|
|
|
|
|
|
Б |
|
|
|
I |
3 |
|
|
5 |
|
|
|
|
|
|
|
|
|
|
|
Б |
|
|
|
II |
3 |
|
|
3 |
|
|
|
|
|
|
|
|
|
|
|
Б |
|
|
|
III |
3 |
|
|
4 |
|
|
|
|
|
|
|
|
|
|
|
Согласно методике, приведенной в разд. 1.5, выполнить электрический расчет схемы ЛЭ. При этом необходимо указать назначение элементов схемы, кратко описать её функционирование.
При выполнении расчета схемы логического элемента должны учитываться межэлектродные напряжения в насыщенном транзисторе и падения напряжений на диодах.
Напряжения источников питания, рабочие токи, коэффициенты насыщения, а также другие характеристики электрической схемы логического элемента, не указанные в задании, выбираются и обосновываются студентом.
Номинальные значения сопротивлений резисторов и ёмкостей конденсаторов должны соответствовать стандартной шкале, а напряжения источников питания - рекомендуемым значениям нормального ряда чисел. Выбор конкретной формулы также должен быть обоснован.
7
2. При логическом проектировании триггерной схемы в соответствии с заданием (табл. 3; 4) необходимо учитывать тип триггера, указанного в задании, и триггерную ячейку представлять в определенном виде (рис.1).
Х1 |
Q(t+1) |
|
|
КС |
Т |
Xi |
|
Рис. 1. Структурная схема триггерной ячейки
Комбинационная схема и триггер должны быть реализованы на логическом элементе, рассчитанном в соответствии с табл.1; 2. Количество входов и выходов логического элемента, используемых в проектируемой триггерной ячейке, должно соответствовать найденным по табл. 2 коэффициентам объединения по входу и разветвления - по выходу. Тип логики (способ кодирования) должен отвечать определяемому по табл. 1.
В случае проектирования по п. 1 задания двухступенчатого ЛЭ при синтезе триггерной ячейки следует задействовать лишь первую ступень логического элемента и выходной инвертор.
При проектировании логического элемента И-ИЛИ-НЕ синтез триггерной ячейки выполнять на элементах И-НЕ. Логическое проектирование триггерной схемы выполняют в соответствии с методикой, приведенной в разд. 6.
В пояснительной записке кратко описывают работу схемы и строят временную диаграмму ее функционирования.
Таблица 3
Данные для синтеза схемы триггерной ячейки
Индекс |
I |
II |
III |
|
|
|
|
|
|
Тип триггера |
R - S |
Произвольный |
J – K |
|
Синхронный |
синхронный |
|||
|
|
|||
|
|
|
|
8
Таблица 4
Таблицы переходов триггерной ячейки
№ |
Таблица переходов |
№ |
Таблица переходов |
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
Q(t) |
|
|
0 |
0 |
1 |
1 |
|
0 |
0 |
1 |
Q(t) |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
0 |
|
I-1 |
0 |
1 |
1 |
0 |
I-5 |
0 |
1 |
1 |
Q(t) |
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
1 |
|
1 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
Q(t) |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
Q(t) |
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
0 |
|
|
0 |
1 |
0 |
0 |
|
0 |
1 |
0 |
Q(t) |
|
I-2 |
0 |
1 |
1 |
1 |
I-6 |
0 |
1 |
1 |
Q(t) |
|
1 |
0 |
0 |
Q(t) |
1 |
0 |
0 |
1 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
Q(t) |
|
|
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
Q(t) |
|
|
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
Q(t) |
|
|
0 |
1 |
0 |
0 |
|
0 |
1 |
0 |
0 |
|
I-3 |
0 |
1 |
1 |
0 |
I-7 |
0 |
1 |
1 |
Q(t) |
|
1 |
0 |
0 |
Q(t) |
1 |
0 |
0 |
1 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
1 |
|
1 |
0 |
1 |
Q(t) |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
Q(t) |
|
|
0 |
0 |
1 |
1 |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
1 |
|
I-4 |
0 |
1 |
1 |
0 |
I-8 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
1 |
0 |
0 |
Q(t) |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
Q(t) |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
0 |
|
1 |
1 |
1 |
0 |
|
9
Продолжение табл. 4 Таблицы переходов триггерной ячейки
№ |
Таблица переходов |
№ |
Таблица переходов |
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
Q(t) |
|
0 |
0 |
0 |
Q(t) |
|
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
Q(t) |
|
|
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
|
I-9 |
0 |
1 |
1 |
1 |
II-3 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
Q(t) |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
Q(t) |
|
|
1 |
1 |
1 |
0 |
|
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
Q(t) |
|
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
|
0 |
1 |
0 |
0 |
|
I-0 |
0 |
1 |
1 |
0 |
II-4 |
0 |
1 |
1 |
Q(t) |
|
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
1 |
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
Q(t) |
|
1 |
1 |
0 |
Q(t) |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
|
0 |
1 |
0 |
Q(t) |
|
II-1 |
0 |
1 |
1 |
0 |
II-5 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
Q(t) |
1 |
0 |
0 |
Q(t) |
|||
|
|
|||||||||
|
1 |
0 |
1 |
1 |
|
1 |
0 |
1 |
0 |
|
|
1 |
1 |
0 |
Q(t) |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
1 |
1 |
|
0 |
0 |
1 |
Q(t) |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
Q(t) |
|
II-2 |
0 |
1 |
1 |
0 |
II-6 |
0 |
1 |
1 |
Q(t) |
|
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
Q(t) |
|
1 |
1 |
0 |
0 |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
0 |
|
10
Продолжение табл. 4 Таблицы переходов триггерной ячейки
№ |
Таблица переходов |
№ |
Таблица переходов |
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
X1(t) |
X2(t) |
X3(t) |
Q(t+1) |
|
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
1 |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
Q(t) |
|
II-7 |
0 |
1 |
1 |
0 |
III-1 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
Q(t) |
1 |
0 |
0 |
Q(t) |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
Q(t) |
|
|
1 |
1 |
0 |
0 |
|
1 |
1 |
0 |
1 |
|
|
1 |
1 |
1 |
Q(t) |
|
1 |
1 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
Q(t) |
|
II-8 |
0 |
1 |
1 |
Q(t) |
III-2 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
0 |
|
1 |
0 |
1 |
Q(t) |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
Q(t) |
|
|
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
Q(t) |
|
|
|
|
0 |
1 |
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
|
|||||||
|
0 |
0 |
1 |
Q(t) |
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
Q(t) |
|
II-9 |
0 |
1 |
1 |
Q(t) |
III-3 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
||
|
|
|||||||||
|
1 |
0 |
1 |
0 |
|
1 |
0 |
1 |
Q(t) |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
Q(t) |
|
|
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
Q(t) |
|
|
|
|
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
Q(t) |
|
0 |
0 |
0 |
Q(t) |
|
|
0 |
0 |
1 |
0 |
|
0 |
0 |
1 |
Q(t) |
|
|
0 |
1 |
0 |
Q(t) |
|
0 |
1 |
0 |
Q(t) |
|
II-0 |
0 |
1 |
1 |
1 |
III-4 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
Q(t) |
1 |
0 |
0 |
0 |
|||
|
|
|||||||||
|
1 |
0 |
1 |
Q(t) |
|
1 |
0 |
1 |
1 |
|
|
1 |
1 |
0 |
1 |
|
1 |
1 |
0 |
1 |
|
|
1 |
1 |
1 |
0 |
|
1 |
1 |
1 |
1 |
|