Конструкторско-технологическое обеспечение производства ЭВМ. Методическое пособие по выполнению курсового проекта «Проектирование конструктивных модул

11

Продолжение табл. 4 Таблицы переходов триггерной ячейки

тирование операционного устройства согласно варианту.

2. ОФОРМЛЕНИЕ КУРСОВОГО ПРОЕКТА

Материалы, представляемые на защиту курсового проекта: пояснительная записка, чертежи и результаты моделирования в MultiSim (схема, графики, эпюры напряжений с пояснениями), электронные материалы на CD-диске.

Пояснительная записка должна быть выполнена в Word (97-2003), представлена на CD и распечатана на листах формата А4 со следующими требованиями к оформлению:

- шрифт TNR Cyr 14пт; отступ красной строки 1 см; выравнивание "по ширине";

12

-каждая формула нумеруется, номер – в конце строки, сама формула размещается по центру строки;

-все переменные в формулах поясняются и все формулы набираются в Equation 3.0 с параметрами СТИЛЬ и РАЗМЕР соответственно:

13

Пояснительная записка должна содержать основные справочные параметры использованных ЛЭ, все расчетные материалы, оформленные в соответствии с требованиями ЕСКД, перечни элементов и спецификаций. Расчетный материал иллюстрируется графиками, схемами и временными диаграммами. Все необходимые обозначения на схемах должны быть стандартными.

Пояснительная записка должна содержать:

титульный лист;

бланк задания на проектирование (прил. 1);

электрическую схему рассчитанного логического элемента;

электрический расчет схемы логического элемента;

логический синтез триггерной ячейки;

логический синтез операционного устройства;

перечни элементов к схемам и спецификации;

результаты моделирования операционного устройства в MultiSim: функциональную схему триггерной ячейки, временные диаграммы работы триггерной ячейки;

список использованной литературы.

Пояснительная записка должна быть подписана и исполнителем. Графический материал выполняется в соответствии с требованиями ЕСКД

ивключает в себя:

электрическую схему логического элемента;

функциональную схему триггерной ячейки;

временные диаграммы работы триггерной ячейки;

электрическую принципиальную схему операционного устройства;

временные диаграммы работы операционного устройства. Электронные материалы представляются на CD-диске

пояснительная записка, выполненная в редакторе Word 97-2003;

модель триггерной ячейки в MultiSim с выводимой на экран таблицей истинности;

модель операционного устройства в MultiSim с выводимsми на экран эпюрами напряжений – временными диаграммами работы;

14

3. ПОРЯДОК ЗАЩИТЫ

Курсовой проект защищается на кафедре перед комиссией. Студент готовит доклад на 3…5 мин., а после доклада отвечает на вопросы.

4. ОПРЕДЕЛЕНИЕ ВАРИАНТА ЗАДАНИЯ НА КУРСОВОЙ ПРОЕКТ

В соответствии с присвоенным шифром, который состоит из трех индексов ( буквы русского алфавита, римской и арабской цифры), каждый студент выбирает конкретный вариант задания.

Первый индекс шифра – заглавная буква русского алфавита. Определяется номером группы, где учится студент:

А - гр. ДВ-41; Б - гр. ВМ-51.

Второй индекс шифра – римская цифра. Определяется номером, который занимает Ф.И.О. студента в списке группы. Индекс I присваивается студентам, Ф.И.О. которых приходятся в списках групп на номера с 1 по 9 включительно, индекс II – на номера с 10 по 19 включительно, индекс III – на номера с 20 по 29 включительно.

Третий индекс шифра – арабская цифра, совпадает с последней цифрой номера студенческого билета.

Таким образом, если курсовой проект выполняет студент гр.ДВ-41 с номером в списке 23, и последней цифрой студенческого билета "8", то его шифр будет А-III-8.

5. МЕТОДИКА РАСЧЕТА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Разработка каждой серии цифровых интегральных схем (ЦИС) начинается с базового элемента - основы всех элементов, узлов и устройств серии (логических элементов, триггеров, счетчиков, регистров и т. д.) Как правило, базовые логические элементы выполняют либо операцию И-НЕ, либо операцию ИЛИ-НЕ, поскольку обладают функциональной полнотой.

Разнообразие типов логических элементов объясняется тем, что каждый из них имеет свои преимущества и область применения.

15

Интенсивное развитие серии ЦИС, построенных на основе ТТЛ-И2Л-ЭСЛ- МДП-логик привело к вытеснению серий на основе РТЛ-ДТЛ-логик.

Приведем методику расчета логических элементов основных серий.

5.1. Элемент транзисторно-транзисторной логики (ТТЛ)

Рассмотрим принципиальную схему (рис. 2) элемента. Исходные данные для расчета:

напряжение источника питания Uип = 5 В;

коэффициент объединения по входу Kоб.вх = 2;

коэффициент разветвления по выходу Kраз = 8;

коэффициент насыщения транзисторов VТ1…VТ4 Kнас = 1,5;

коэффициент усиления транзисторов VТ1…VТ4 В = 30;

инверсный коэффициент усиления МЭТ Вi = 0,05;

емкость нагрузки Сн = 30 пФ;

средняя мощность потребления в статическом режиме Р = 20 мВт;

уровень напряжения U0вх = U0вых = U0 = 0,3 В;

уровень напряжения U1вых = U1вх = U1 = 3,6 В;

частота повторения входных сигналов fп = 8 МГц;

Рис.2. Схема логического элемента ТТЛ

граничная частота усиления транзисторов VТ1…VТ4 fт = 500 МГц;

16

время перехода из состояния "0" в состояние "1" t0,1вх = 5 нс;

время перехода из состояния "1" в состояние "0" t1,0вх = 4 нс.;

температура окружающей среды Т = 20о С.

Принимаем падение напряжения на открытом p-n переходе транзистора и диода U* = Uбэн = Uбэнас.VT = Ug = 0,7 В; считаем, что падение напряжения на переходе коллектор - эмиттер насыщенных транзисторов U = 0,3 В и напряжение база - коллектор МЭТ UбкМ = 0,4 В.

5.1.1.Расчет статических параметров

5.1.1.1.В современных микросхемах ТТЛ при типовых параметрах компонентов оптимальное значение номиналов резисторов определяется соотношениями:

R1 = 2,1 кОм.

5.1.1.3. Из (2) получим

R2 = 0,84 кОм.

5.1.1.4. Из (1) задаемся соотношением R2 / R3 = 1,5 и определяем

R3 = R2 / 1,5 = 0,56 кОм.

17

5.1.1.5. Из (1) зададимся отношением R2 / R4 = 10 и определяем

R4 = R2 / 10 = 84 Ом.

5.1.1.6. Из (1) присваиваем

R2 = R5 = 0,84 кОм.

5.1.1.7. Входной ток логической единицы (через каждый закрытый эмиттерный переход) :

18

P1п = 9,5 мВт.

5.1.1.15. Мощность, потребляемая элементом в состоянии "0" на выходе:

P0п = 30,5 мВт.

5.1.1.16. Средняя мощность, потребляемая элементом:

Pп.ср = ( P0п + P1п ) / 2 = 20 мВт. (16)

5.1.1.17. Коэффициент разветвления в состоянии "0" на выходе элемента:

где Rут - сопротивление утечки.

5.1.1.20. Входное сопротивление элементов при низком напряжении на входе (Uвх < Uпор):

R0вх = R1 = 2,1 кOм .

5.1.1.21. Выходное сопротивление элемента для состояния "1" на выходе, когда VT2 находится в активном режиме:

R1вых = dUвых / dIвых = (1 - )R2 = R2 / (1 + );

R1вых = 27 Ом.

19

5.1.1.22. Выходное сопротивление элементов для состояния "1" на выходе, когда VT2 находится в режиме насыщения:

R1вых.нас = R2 R4 / (R2 + R4) = 76 Oм.

5.1.1.23. Выходное сопротивление элемента для состояния "0" на входе:

R0вых = rкVT3,

где rкVT3 - сопротивление области коллектора транзистора VT3.

При нормальной температуре значение U0вых = 0,3В, а выходное сопротив-

ление схемы при таком уровне напряжения U0вых

R0вых = rкVT3 = 5 ... 20 Ом.

Принимаем R0вых = 10 Ом.

5.1.2.Расчет динамических параметров

5.1.2.1.Рассчитаем время задержки включения:

20

где С3 = Сп3 + Сн; Сн - емкость нагрузки (Сн = 30 пФ);

Сп3 - емкость металлических соединений и изоляции транзистора VT3 и

Ск - емкость коллекторного перехода транзисторов VT1…VT4; Сп2 = 0,5 ... 1 пФ - паразитная емкость металлических соединений и

изоляции транзистора VT1 и резистора R2, подключенных к базе транзистора VT2;

Ск + Сз - суммарная емкость подключенная к эмиттеру открытого транзистора VT2, которая пересчитывается к его базе делением на В; С3 = 0,5 ... 1 пФ.

Пусть С2 = 5 пФ; нар = 4,2 нс; tнар = 1,6 нс.

5.1.2.7. В результате время перехода из состояния "0" в состояние "1" соста-