Литература / Шишкин Г. Г. , Шишкин А. Г. Электроника 2009 (1)

т. е. Ивх = И!х, VT1 открывается, а VT2 закрывается, т. е. на вы­

ходе второго. транзистора будет большое напряжение (логиче­

ская 1 и Ивых = И!ых ).

В интегральных схемах обычно используются последова­ тельные цепочки переключателей тока, при этом необходимо

между отдельными переключателями включать согласующие

схемы (элементы), которые называются схемами смещения

уровня. В простейшем случае смещение уровня может осу­

ществляться за счет включения ЭДС между смежными пере­

ключателями.

9.3. Простейшие инверторные (ключевые) схемы на МДП-транзисторах

МДП-транзисторные ключи можно разделить на три типа: с

резистивной нагрузкой (рис. 9.5, а), с динамической нагрузкой (см.

рис. 9. 7, а}и комплементарные ключи (см. рис. 9.8, а). Рассмотрим процессы переключения n-канального МДП-ключа с

резистивной нагрузкой (см. рис. 9.5). Если на затвор подать на-

пряжение Ивх = И3+ < Ипор' то ключ закрыт, ток стока равен ну­

лю, а выходное напряжение Ивых = И1 = Sc (точкаА на рис. 9.5, б),

что соответствует логической единице 1. При подаче на затвор

напряжения Ивх = И3+ > Ипор ключ переходит в открытое состоя­

ние. Входное напряжение должно быть достаточно большим,

чтобы напряжение Ивых =Иост= u0 (точка В на рис. 9.5, б- ло-

+

и; =const

п-канал

3

+и

при и+ = const

А

Рис. 9.7

Время спада tc отсчитывается по уровням 0,1и0,9 (рис. 9. 7, б)

выходной амплитуды импульса Ре· Анализ переходного процес­

са, включающий интегрирование уравнения (9.2) с учетом осо­

бенностей параметров схемы, позволяет вычислить время спада

по формуле

(9.3)

где коэффициент ~ = 1... 2 зависит от многих факторов (при оценках обычно принимают~= 1,5).

В момент выключения (t = t 2) канал мгновенно исчезает, по­ этому I е =О. Выходная емкость заряжается через резистор Re, и напряжение Ивых возрастает до величины Ре при времени нарас­

тания (см. рис. 9.6, в) tн = tФ = 2,2RеСвых·

Для снижения tн необходимо уменьшить Re с одновремен­

ным пропорциональным увеличением тока Iенас' чтобы сохра- • нить малое значение Иост· Поскольку в цифровых ИС выход ло­

гического элемента соединяется со входами аналогичных эле­

ментов, то выходная емкость Свых = Сн для каждого элемента

определяется емкостью затвор-исток (пропорциональной дли­ не канала), которая может составлять сотые доли пикофарады. Более высокое быстродействие (примерно на порядок) достига­ ется на комплементарных транзисторах с tc ~ tн <0,5 нс.

В МДП-кпючах с динамической нагрузкой вместо резистора ис­ пользуются транзисторы. В схеме на рис. 9. 7, а роль динамиче­ ской нагрузки выполняет нагрузочный транзистор VT2, у кото-

жение затвор-исток VT2 , Иси2 - напряжение сток-исток VT2 ), т. е; VT2 работает на пологом участке выходной характе­ ристики. ВАХ VT2 с закороченным на сток затвором можно по­ строить по семейству стоковых характеристик, используя ра­ венство Изи2 = Иси2, т. е. сначала задается одно значение Иси по оси абсцисс исходного семейства выходных ВАХ обычного VT2

ипроводится вертикальная линия до пересечения с той кривой,

укоторой Изи2 = Иси2, в результате чего получается одна т·очка

(см. рис. 9. 7, б, точка В). После этого аналогичная операция ре­ ализуется для других значений Иси2 и Изи2, вплоть до значения

Иси2 = Иип• где Иип - ЭДС источника питания. Полученная

ВАХ позволяет построить нагрузочную линию Rд (VT2) транзис­ тора VT1 (см. рис. 9. 7, б), аналогичную нагрузочной прямой при резистивной нагрузке Rc (см. рис. 9.5, б). Однако эта характе­

ристика будет начинаться не в точке А, где Иси = Sc, а в точке

Иен= Sc - И02 (где И02 = Изипор2 - пороговое напряжение для

VT2). В открытом состоянии ключа рабочая точка лежит на ква­

зилинейном участке характеристики активного транзистора VT1 (точка В на рис. 9. 7, б). Остаточное напряжение Иост в этой точке (обычно Иост - 50... 100 мВ) в несколько раз меньше соот­

ветствующего значения для МДП-ключа с резистивной нагруз­ кой (300 мВ и более).

Если в качестве нагрузки использовать МДП-транзистор с

типом канала, противоположным основному активному, то та­

кая схема называется комплементарным ключом (инвертором) (рис. 9.8, а). Подложка нагрузочного ргканального транзистора VT2 подключается к точке с наибольшим потенциалом, а по-

/

дложка основного п-канального транзистора VT1 подключается к точке с наименьшим потенциалом. В результате исключается отпирание изолирующих р-п-переходов, которые обеспечива- · ют изоляцию каналов МДП-структур от подложки. Если Ивх =О,

то Изи~ = О, а Изи2 = -Иип < О, следовательно, р-канальный тран­

зистор VT2 - открыт, а п-канальный транзистор VT1 - закрыт

(для него Иип = Sc > 1Ипор21). В результате ток в общей цепи /ост

не должны реагировать на помехи. Нечувствительность ключей

к паразитным сигналам и шумам называется помехозащищенно­

стью или помехоустойчивостью. Помехоустойчивость измеряется

максимальной абсолютной величиной сигнала (обычно в воль­

тах), которая не вызывает ложного переключения.

9.4. Бистабильные схемы и триггеры

Бистабильные схемы и триггеры строятся на основе цепочек ключей, у которых присутствуют не только прямые связи меж­ ду ключами, но и положительные обратные связи. В качестве элемента памяти наиболее часто используются бистабильные ячейки, которые имеют два устойчивых состояния, соответст­

вующих логическому О или логической 1. Если в посл;едова­

тельной цепочке ключей выделить пару соседних ключей, изо­

лировав рассматриваемую пару от предыдущих и последующих

звеньев цепочки и соединив выход последующего (второго) ключа Q 2 со входом предыдущего (первого) и, наоборот, выход первого Q1 со входом второго (рис. 9.9, а), мы получим схему,

которая называется бистабильной ячейкой (БЯ) (условное обозна­

чение БЯ дано на рис. 9.9, б). Бистабильная ячейка вместе с цепью управления составляют схему любого триггера. Хотя

схеме бистабильной ячейки соответствует симметричная кон­

фигурация, электрически она я'вляется асимметричной, по­

скольку один из ключей заперт, а второй открыт и насыщен.

Цель управления бистабильной ячейкой состоит в том, чтобы с

помощью внешних сигналов задавать то или иное из двух ус­

тойчивых состояний.

Гri=iVm

~L_JQ

Рис. 9.9

сутствия накопления и рассасывания носителей существенно меньше, чем у бистабильной ячейки, где транзисторы работают

в режиме насыщения.

9.5. Логические элементы на биполярных транзисторах

Электронные схемы, выполняющие простейшие логические операции, называются логическими элементами (ЛЭ). Логические элементы используются в большинстве цифровых микросхем и во многом определяют их параметры. Логические функции представляют собой операции над логическими переменными (величинами) А, В, С и т. д· Логические переменные характери­

зуются двумя взаимоисключающимися значениями: включено

и выключено, истинно и ложно, есть и нет и т. д. Для операций

стакими логическими величинами используется двоичный код,

вкотором величина А= 1, а А= О (через А обозначено «не Ai> ),

т. е. каждая логическая переменная принимает только одно

значение: 1 или О.

Все логические функции с любым числом логических пере­

менных можно получить с помощью трех основных операций: 1) логического отрицания (инверсии, т. е. операции НЕ), ко-

торое записывается в виде В = А;

2)логического сложения (дизъюнкции, т. е. операции ИЛИ), которое записывается для двух переменных в фор­

ме С= А+ В, причем С= 1 при А= 1илиВ=1, или же при

A=B=l;

3) логического умножения (конъюнкции, т. е. операции И), которая для двух переменных представляется как С = =А•В, т. е. С= 1, когда А= В= 1.

Комбинация логических операций НЕ и ИЛИ дает более

сложную функцию ИЛИ-НЕ, записываемую как С = А + В.

Здесь значения С противоположны ее значениям для операции ИЛИ. Сочетание операций НЕ и И образует функцию И-НЕ и

записывается как С =А· В. Схемные ЛЭ реализуют обычно одну

или несколько функций: НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ, ус­

ловные обозначения которых представлены на рис. 9.11. Соеди­ няя соответствующим образом эти схемные ЛЭ, построенные в основном на рассматриваемых выше ключах (инверторах), мож­ но получить микросхему, выполняющую любую более сложную

операцию. В ЛЭ логические О и 1 представляются напряжением

или уровнем нуля и0 и напряжением или уровнем единицы И1 •

Разность уровней единицы и нуля называют логическим перепа­

дом ил = и1 - и0 •

ЛЭ подразделяются по режиму работы на статические и ди­ намические. Статические ЛЭ могут работать в статическом и импульсном режимах, а динамические ЛЭ работают только в импульсном режиме. Статические ЛЭ наиболее широко исполь­ зуются в современных ИС. Наибольшее распространение полу­ чили ЛЭ на биполярных и МДП-транзисторах.

Схемные элементы интегральных логических элементов на­ зывают транзисторными логиками. Наиболее распространен­

ными транзисторными логиками на биполярных транзисторах

.являются: транзисторно-транзисторная логика, эмиттерно-связанная

логика, интегральная инжекционная логика.

Отличительным признаком ЛЭ транзисторно-транзисторной логи­ ки (ТТЛ) .являете.я многоэмиттерный транзистор (МЭТ) (см. гл. 7) VT1 , включенный во входную цепь ЛЭ (рис. 9 .12). В базовой цепи

VT1 включен резистор R1 и выходной инвертор (ключ) на VT2 с резистором R 2 в коллекторной цепи. Простейший элемент

ТТЛ, приведенный на рис. 9.12, выполняет логическую функцию

И-НЕ (С = А • В), при этом МЭТ VT1 выполняет логическую опе­ рацию И над переменными А и В. Такие элементы использу­