- •«Московский технический университет связи и информатики»
- •«Радио и телевидение»
- •Список исполнителей
- •Реферат содержание
- •Раздел 1: обобщённая структурная схема эвм. Принцип автоматической обработки информации в эвм 4
- •Раздел 2: центральный процессор и озу. Их классификация, архитектура, устройство 18
- •Введение раздел 1: обобщённая структурная схема эвм. Принцип автоматической обработки информации в эвм обобщенная структурная схема эвм
- •Эволюция эвм первое поколение
- •Второе поколение
- •Третье поколение
- •Четвёртое поколение
- •Принципы и архитектура фон неймана
- •Как работает машина фон неймана
- •Гарвардская архитектура
- •Сравнение гарвардской архитектуры и архитектуры фон неймана основы фон неймана и гарвордской архитектуры
- •Система памяти фон неймана и гарводской архитектуры
- •Принципы автоматической обработки информации в эвм
- •Раздел 2: центральный процессор и озу. Их классификация, архитектура, устройство классификация процессоров
- •Архитектура процессоров
- •Ядро процессора
- •Принцип работы ядра процессора
- •Конвейеризация
- •Суперскалярность
- •Эффективность выполнения команд
- •Озу и его типы
- •Динамическая оперативная память
- •Этапы модернизации динамической оперативной памяти
- •Статическая память
- •Устройство ячейки статической памяти
- •Устройство микросхемы статической памяти
- •Достоинства и недостатки статической памяти
- •Магниторезистивная оперативная память (mram)
- •Плотность размещения элементов в микросхеме
- •Энергопотребление
- •Быстродействие
- •Общее сравнение
- •Раздел 3: однопроцессорные и многопроцессорные системы. Классификация многопроцессорных систем однопроцессорные системы
- •Многопроцессорные системы
- •Классификация многопроцессорных систем классификация флинна
- •Классификация хокни
- •Классификация фенга
- •Классификация хэндлера
- •Классификация скилликорна
- •Раздел 4: основные характериситики эвм. Типы шин. Различия системных шин для цп intel и amd основные характеристики эвм
- •Шины эвм
- •Типы шин
- •Контроллеры внутри системной шины: чипсет
- •Северный мост
- •Южный мост
- •История развития системных шин первое поколение
- •Второе поколение
- •Третье поколение
- •Основные типы системных шин
- •Компоненты системной шины от компаний intel и amd
- •Раздел 5: внешние запоминающие устройства, предназначенные для долговременного хранения и транспортировки информации
- •Раздел 6: персональные эвм, их основные технические характеристики
- •Виды системных шин
- •Шина isa
- •Шина mca
- •Шина eisa
- •Шина vesa
- •Шина pci
- •Шина agp
- •Шина scsi
- •Шина usb
- •Интеллектуальные контроллеры
- •Контроллеры и адаптеры. Общий состав устройств
- •Порты эвм на примере персонального компьютера
- •Внешние порты персонального компьютера
- •Внутренние порты персонального компьютера
- •Категории устройств пэвм что такое пэвм и его краткая история
- •Категории пэвм
- •Заключение список источников
- •Москва 2022
Как работает машина фон неймана
Машина фон Неймана состоит из запоминающего устройства (памяти) – ЗУ, арифметико-логического устройства – АЛУ, устройства управления – УУ, а также устройств ввода и вывода. Программы и данные вводятся в память из устройства ввода через арифметико-логическое устройство. Все команды программы записываются в соседние ячейки памяти, а данные для обработки могут содержаться в произвольных ячейках. У любой программы последняя команда должна быть командой завершения работы. Команда состоит из указания, какую операцию следует выполнить (из возможных операций на данном «железе») и адресов ячеек памяти, где хранятся данные, над которыми следует выполнить указанную операцию, а также адреса ячейки, куда следует записать результат (если его требуется сохранить в ЗУ). Арифметико-логическое устройство выполняет указанные командами операции над указанными данными. Из арифметико-логического устройства результаты выводятся в память или устройство вывода. Принципиальное различие между ЗУ и устройством вывода заключается в том, что в ЗУ данные хранятся в виде, удобном для обработки компьютером, а на устройства вывода (принтер, монитор и др.) поступают так, как удобно человеку. УУ управляет всеми частями компьютера. От управляющего устройства на другие устройства поступают сигналы «что делать», а от других устройств УУ получает информацию об их состоянии. Управляющее устройство содержит специальный регистр (ячейку), который называется «счетчик команд». После загрузки программы и данных в память в счетчик команд записывается адрес первой команды программы. УУ считывает из памяти содержимое ячейки памяти, адрес которой находится в счетчике команд, и помещает его в специальное устройство – «Регистр команд». УУ определяет операцию команды, «отмечает» в памяти данные, адреса которых указаны в команде, и контролирует выполнение команды. Операцию выполняет АЛУ или аппаратные средства компьютера. В результате выполнения любой команды счетчик команд изменяется на единицу и, следовательно, указывает на следующую команду программы. Когда требуется выполнить команду, не следующую по порядку за текущей, а отстоящую от данной на какое-то количество адресов, то специальная команда перехода содержит адрес ячейки, куда требуется передать управление[6].
Гарвардская архитектура
Гарвардская архитектура была разработана Говардом Эйкеном в конце 1930-х годов в Гарвардском университете с целью увеличить скорость выполнения вычислительных операций и оптимизировать работу памяти. Типичные операции (сложение и умножение) требуют от любого вычислительного устройства нескольких действий: выборку двух операндов, выбор инструкции и её выполнение, и, наконец, сохранение результата. Идея, реализованная Эйкеном, заключалась в физическом разделении линий передачи команд и данных. В первом компьютере Эйкена Марк I, для хранения данных использовалась перфорированная лента, а для работы с инструкциями – электромеханические регистры. Это позволяло одновременно пересылать и обрабатывать команды и данные, благодаря чему значительно повышалось общее быстродействие. Соответствующая схема реализации доступа к памяти имеет один очевидный недостаток – высокую стоимость. При разделении каналов передачи адреса и данных на кристалле процессора, последний должен иметь в два раза больше выводов. Способом решения этой проблемы стала идея использовать общую шину данных и шину адреса для всех внешних данных, а внутри процессора использовать шину данных, шину команд и две шины адреса. Такую концепцию стали называть модифицированной Гарвардской архитектурой. Часто требуется выбрать три составляющие – два операнда и инструкцию (в алгоритмах цифровой обработки сигналов). Для этого существует кэш-память. В ней может храниться инструкция – обе шины остаются свободными, и появляется возможность передать два операнда одновременно. Использование кэш-памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» («SHARC») – расширенная Гарвардская архитектура[4].
