других буферов шин в системе с целью запрета ошибочной работы устройств, не участвующих в процедуре DМА.

АDSТВ

Сигнал стробирования адреса АDSTВ (address strobe) предназначен для фиксации старших восьми разрядов адреса в защелке адреса, переданных в нее из контроллера DМА по шине данных DВ7—DВО.

МЕМR

Сигнал чтения памяти на выводе МЕМR (memory read) требует от памяти, чтобы она выставила данные на шину данных во время выполнения операции чтения DМА. Сигнал вырабатывается контроллером в паре с сигналом записи IOW , предназначенным для выбранного устройства ввода-вывода, выполняющего обмен по процедуре DМА.

МЕМW

Сигнал записи в память на выводе МЕМW(memory write) требует от памяти записать данные, выставленные на шину данных во время выполнения операции записи DМА. Сигнал вырабатывается контроллером в паре с сигналом чтения IOR, предназначенным для выбранного устройства ввода-вывода, выполняющего обмен по процедуре DМА.

Порядок выполнения лабораторной работы

1.В соответствии с вариантом сформируйте структурную схему цифровой системы с контроллером DMA.

2.Составьте граф переходов контроллера DMA.

3.Составьте поведенческие модели элементов структурной схемы.

4.Составьте математическую модель устройства управления контроллером DMA.

5.Составьте VHDL модель устройства управления контроллером DMA.

6.Сформируйте тестовые сигналы и протестируйте контроллер DMA в среде GHDL.

7.Сформируйте тестовые сигналы и проведите верификацию устройства

8.Проведите валидацию контроллера на лабораторном макете FLEX8000.

9.Оформите результаты лабораторной работы.

Порядок проведения работы на макете

1. Подготовка к выполнению лабораторной работы.

Разработка VHDL моделей элементов арбитра и их верификация должны быть проведены в среде GHDL(host PC) в процессе подготовки к выполнению