- •Панов, В.А.
- •2.1.2. Лексические элементы языка
- •2.1.2.1. Используемые символы
- •2.1.2.2. Идентификаторы
- •2.1.2.З. Комментарий
- •2.1.2.4. Литералы
- •2.1.3. Модели данных
- •2.1.З.1. Скалярные типы
- •2.1.З.2. Целый тип
- •2.1.З.З. Тип с плавающей точкой
- •2.1.З.4. Перечислительные типы
- •2.1.З.5. Физические типы
- •2.1.4. Операции
- •2.1.5. Операторы управления
- •2.1.6. Пакеты
- •3.2.2. Верификация
- •3.3.2. Стратегии проектирования
- •4.2.1.5. Декодер Меггита для укороченного кода
- •4.2.2. Групповые систематические коды (ГСК)
- •4.2.2.1. Построение кодеров ГСК
- •6.2.1. Декодер помехоустойчивого кода (канальный декодер)
- •6.2.2. Оборудование группообразования приемника
- •6.2.3. Тестирование приемника
- •6.3. Модель цифрового канала связи с помехой
- •7.1.7. Тестирование КПД
- •7.2.1. Расчет основных параметров
- •7.2.2. Проектирование передатчика
- •7.2.4. Формирователь КИ
- •7.2.5. Шифратор единичного кода в двоичный
- •7.2.6. Мультиплексор
- •7.2.9. Проектирование приемника
- •7.2.10. Тестирование приемника
- •7.2.12. Тестирование КПД
- •8. ВАРИАНТЫ ЗАДАНИЙ ДЛЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ
- •9. СОДЕРЖАНИЕ ОТЧЕТА
- •СПИСОК ЛИТЕРАТУРЫ
- •2. Проектирование графического проекта на основе созданных на VHDL устройств
- •2. Описание на языке VHDL счетчика импульсов (до 19) передатчика
- •1. Описание на языке VHDL шифратора единичного кода в двоичный (длина единичного кода = 7)
- •2. Описание на языке VHDL шифратора единичного кода в двоичный (длина единичного кода = 10)
- •Описание на языке VHDL дешифратора двоичного кода в единичный
- •2. Описание на языке VHDL мультиплексора 10x1
- •2. Описание на языке VHDL последовательной реализации кодера ГСК (11,7,3)
- •Описание на языке VHDL устройства управления кодером ЦСК по g(x)
- •Описание на языке VHDL кодера ЦСК по h{x)
- •2. Описание на языке VHDL последовательной реализации декодера ГСК (11,7,3)
- •Описание на языке VHDL устройств управления декодером неукороченного кода ЦСК
- •Описание на языке VHDL устройств управления декодером укороченного кода ЦСК
- •2. Описание на языке VHDL демультиплексора 1x10
- •Описание на языке VHDL устройства, моделирующего ЦКС с помехой
- •1. Временная диаграмма моделирования работы КПД (код ЦСК)
- •2. Временная диаграмма моделирования работы КПД (код ГСК)
- •Оглавление
7.2.1.Расчет основных параметров
1.По верхней границе Хемминга рассчитываем параметры кода.
|
дано |
5 = 1 , |
772и= 1, |
|
5 Г»Л |
|
1 |
'”1 |
п\ |
|
|
значит, Y |
• и |
|
= п, |
||||||
|
|
|
|
|
|
м |
Л |
1!(л-1)! |
||
dmin = 2 5 + 1 = 3. |
|
|
|
/=1W |
|
|||||
|
->10 |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
Пусть 72 = 10, тогда 27 < — |
, 128 <93 - |
неравенство не выполня |
|||||||
ется. |
|
|
|
|
|
|
|
|
|
|
|
|
|
2 |
|
|
|
|
|
|
|
|
Пусть « = 11, тогда 27 < ------ , 128 £ 171 - неравенство выполняется. |
|||||||||
|
|
|
1+ 11 |
|
|
|
|
|
|
|
|
Получаем код (11,7,3), такой табличный код существует. Значит, |
|||||||||
число |
тактов, |
необходимое |
для |
декодирования |
сообщения, |
|||||
Лдек = 72 + 772 + 1 = 11 + 7 + 1= 19. |
|
|
|
|
|
|
|
|||
|
2. Число источников информации |
|
|
|
|
|
|
|||
|
|
~Na +N„-m„~ |
'12 + 8-7' |
= 10. |
|
|||||
|
N и с т = |
т |
|
7 |
|
|
||||
|
|
|
|
|
|
|
|
|
||
|
3. Скорость передачи информации в КПД |
|
|
|
|
|
||||
|
|
N u |
10*7 |
|
кбит/с. |
|
|
|||
|
|
= |
-772 = ■ |
1-6 = 280 |
|
|
||||
|
|
1о п р |
250-10 |
|
|
|
|
|
|
4. Скорость передачи в цифровом канале связи (частота синхронного интерфейса)
|
r |
N |
10-19 |
|
/с = “ *£1''7лск = ------- г = 760 кГ^- |
||
|
|
Гоп„ |
250-10-6 |
|
7.2.2. |
Проектирование передатчика |
|
Оборудование группообразования передатчика (рис. 7.20) содержит: |
|||
- |
делитель частоты на основе счетчика импульсов с модулем счета |
||
72Дек - |
определяет начало и конец канального интервала КИ, на формиро |
ватель КИ подается старший разряд счетчика; - формирователь КИ на основе импульсного распределителя (коль
цевого счетчика) - циклически устанавливает высокий уровень на одном из # ист выходов, тем самым формируя КИ; КИ формируется по заднему
фронту старшего разряда счетчика импульсов;
7.2.4.Формирователь КИ
Описание формирователя КИ на VHDL дано в приложении 3 (п. 2), диаграмма функционального моделирования - на рис. 7.22. Продолжи тельность КИ (2 шага сетки):
гки = «дек • тс = 19 • 1,316 • КГ* = 25 мкс.
Рис. 7.22. Временная диаграмма функционального моделирования работы формирователя КИ
7.2.5.Шифратор единичного кода в двоичный
Описание формирователя КИ на VHDL дано в приложении 4 (п.2), диаграмма функционального моделирования - на рис. 7.23.
IQOOut |
1250ut |
175 Out |
200 Out |
225 Out_____ 250 |
JmiYmIE1 ■.■-■■HMII22iiE3CSiE3C2IE3E3IS3EiEE3iiEIEJ 1000000000
X. 1 ..JC
Рис. 7.23. Временная диаграмма функционального моделирования работы шифратора
7.2.6.Мультиплексор
Описание мультиплексора на VHDL дано в приложении 6 (п.2), диа грамма функционального моделирования - на рис. 7.24.