- •Панов, В.А.
- •2.1.2. Лексические элементы языка
- •2.1.2.1. Используемые символы
- •2.1.2.2. Идентификаторы
- •2.1.2.З. Комментарий
- •2.1.2.4. Литералы
- •2.1.3. Модели данных
- •2.1.З.1. Скалярные типы
- •2.1.З.2. Целый тип
- •2.1.З.З. Тип с плавающей точкой
- •2.1.З.4. Перечислительные типы
- •2.1.З.5. Физические типы
- •2.1.4. Операции
- •2.1.5. Операторы управления
- •2.1.6. Пакеты
- •3.2.2. Верификация
- •3.3.2. Стратегии проектирования
- •4.2.1.5. Декодер Меггита для укороченного кода
- •4.2.2. Групповые систематические коды (ГСК)
- •4.2.2.1. Построение кодеров ГСК
- •6.2.1. Декодер помехоустойчивого кода (канальный декодер)
- •6.2.2. Оборудование группообразования приемника
- •6.2.3. Тестирование приемника
- •6.3. Модель цифрового канала связи с помехой
- •7.1.7. Тестирование КПД
- •7.2.1. Расчет основных параметров
- •7.2.2. Проектирование передатчика
- •7.2.4. Формирователь КИ
- •7.2.5. Шифратор единичного кода в двоичный
- •7.2.6. Мультиплексор
- •7.2.9. Проектирование приемника
- •7.2.10. Тестирование приемника
- •7.2.12. Тестирование КПД
- •8. ВАРИАНТЫ ЗАДАНИЙ ДЛЯ КУРСОВОГО ПРОЕКТИРОВАНИЯ
- •9. СОДЕРЖАНИЕ ОТЧЕТА
- •СПИСОК ЛИТЕРАТУРЫ
- •2. Проектирование графического проекта на основе созданных на VHDL устройств
- •2. Описание на языке VHDL счетчика импульсов (до 19) передатчика
- •1. Описание на языке VHDL шифратора единичного кода в двоичный (длина единичного кода = 7)
- •2. Описание на языке VHDL шифратора единичного кода в двоичный (длина единичного кода = 10)
- •Описание на языке VHDL дешифратора двоичного кода в единичный
- •2. Описание на языке VHDL мультиплексора 10x1
- •2. Описание на языке VHDL последовательной реализации кодера ГСК (11,7,3)
- •Описание на языке VHDL устройства управления кодером ЦСК по g(x)
- •Описание на языке VHDL кодера ЦСК по h{x)
- •2. Описание на языке VHDL последовательной реализации декодера ГСК (11,7,3)
- •Описание на языке VHDL устройств управления декодером неукороченного кода ЦСК
- •Описание на языке VHDL устройств управления декодером укороченного кода ЦСК
- •2. Описание на языке VHDL демультиплексора 1x10
- •Описание на языке VHDL устройства, моделирующего ЦКС с помехой
- •1. Временная диаграмма моделирования работы КПД (код ЦСК)
- •2. Временная диаграмма моделирования работы КПД (код ГСК)
- •Оглавление
Таблица 7.2
Результаты верификации приемника
|
КИ |
Принимаемый |
Ожидаемый результат |
Фактический результат |
||
Такты |
групповой |
Декодирован |
Стира |
Декодирован |
Стира |
|
|
|
сигнал |
ное сообщение |
ние |
ное сообщение |
ние |
1-26 |
0 |
01001|01010101 |
01001|01010101 |
0 |
01001|01010101 |
0 |
27-52 |
1 |
00111|00000101 |
ooinjoooooooi |
0 |
00111|00000001 |
0 |
53-78 |
2 |
10011|00100Т01 |
10011100100101 |
1 |
10011|00100101 |
1 |
79-104 |
3 |
10100|01011101 |
10100|01011111 |
0 |
10100|01011111 |
0 |
105-130 |
4 |
ш7о|оо1 loon |
liiToioouooTi |
0 |
iii7o|oonoo7i |
0 |
131-156 |
5 |
10001110110011 |
10001110010011 |
0 |
10001110010011 |
0 |
157-182 |
6 |
01001|ю7ю111 |
01001110110111 |
1 |
01001110110111 |
1 |
183-208 |
0 |
oioloil 1000010 |
oio7oiiюооооо |
0 |
ою7оц юооооо |
0 |
7.1.6. Создание проекта верхнего уровня КПД
Рис. 7.19. Графический проект верхнего уровня КПД
Для совместного тестирования передатчика и приемника создаем графический файл проекта верхнего уровня КПД (рис. 7.19).
КПД содержит передатчик Тх, приемник Rx и устройство CANNEL, моделирующее цифровой канал связи.
Модель ЦКС выполняется на основе сумматора по модулю 2 (хог) и инвертирует входной сигнал при появлении единицы на входе е. Описание модели ЦКС на VHDL дано в приложении 12.
Кроме входов и выходов КПД, для моделирования также дополни тельно выведены шины номера текущего КИ (Л[2...0]), сигнал ошибки е и сигналы до и после ЦКС (v и ve).
7.1.7. Тестирование КПД
При тестировании КПД (приложение 16 (п.1)) в начальный момент времени происходит установка всей системы на конец КИ6. Таким обра зом, по приходу первого синхроимпульса начинается КИО и инициируется передача сообщения по первому каналу (Тх0 Rxо).