2 Семестр / Отчеты / 19 варик / ЛР2_данные_удалены

3 = 0 1

Базисным элементом является ИЛИ-НЕ, преобразуем полученные

2.3 ФУНКЦИОНАЛЬНАЯ СХЕМА

На рисунке 2.1 представлена функциональная схема дешифратора 2-4.

12

Помимо основных состояниях, при которых дешифратор работает правильно, были проверены состояния, при которых сигнал являлся пассивным и все выходы были в состоянии 0.

По результатам моделирования результат работы собранной схемы соответствует таблице истинности.

2.5 ОПИСАНИЕ С ПОМОЩЬЮ HDL

По варианту используется SystemVerilog.

Ниже приведен код описывающий устройство дешифратора 2-4: module DC2_4 (

input logic [1:0] x, input logic E, output logic [3:0]F );

always_comb begin if (E)

case(x)

2'b00: F = 4'b0001;

2'b01: F = 4'b0010;

2'b10: F = 4'b0100;

2'b11: F = 4'b1000; endcase

else begin

F = 4'b0000;

end end

endmodule

На рисунке 2.4 представлена схема из RTL Viewer для кода выше.

Рисунок 2.4 – RTL Viewer представление

На рисунке 2.5 представлено моделирование в режиме Timing.

14

logic [3:0] cdOut2_4;

DC2_4 dc(x[1:0], E, cdOut2_4);

assign F[0] = cdOut2_4[0] & E & ~x[2]; assign F[1] = cdOut2_4[1] & E & ~x[2]; assign F[2] = cdOut2_4[2] & E & ~x[2]; assign F[3] = cdOut2_4[3] & E & ~x[2]; assign F[4] = cdOut2_4[0] & E & x[2]; assign F[5] = cdOut2_4[1] & E & x[2]; assign F[6] = cdOut2_4[2] & E & x[2]; assign F[7] = cdOut2_4[3] & E & x[2]; endmodule

Результат моделирования дешифратора 3-8 описанный с помощью SystemVerilog в режиме Timing представлен на рисунке 2.10.

Рисунок 2.10 – Моделирование в режиме Timing

На рисунке 2.11 представлен результат моделирования в режиме

Functional.

Рисунок 2.11 – Моделирование в режиме Functional

По результатам моделирования видно, что работа схемы соответствует таблице истинности 2.2.

На рисунке 2.12 представлена схема из RTL Viewer для кода, описывающего дешифратор 3-8

17

Рисунок 2.12 – RTL Viewer представление

18

3. ПРИОРИТЕТНЫЙ ШИФРАТОР 10-4

3.1 ТАБЛИЦА ИСТИННОСТИ

Приоритетные шифраторы выполняют более сложную операцию. При работе компьютера и в других устройствах часто решается задача определения приоритетного претендента на пользование каким-либо ресурсом. Несколько конкурентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания.

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. Отсюда следует, что при наличии всего одного возбужденного входа приоритетный шифратор работает так же, как и двоичный.

Таблица 3.1 отражает таблицу истинности для приоритетного шифратора

10-4.

Таблица 3.1 – Таблица истинности приоритетного шифратора 10-4.

19

Базисным элементом является И-НЕ, преобразуем полученные формулы:

20