6.2. Функциональные схемы коммутаторов

Рассмотрим функциональную схему (логическую структуру) полного мультиплексора, имеющего m адресных входов. Его рабочая функция реализуется сочетанием трех более простых функций: дешифрации адресной комбинации, логического ключа и логического объединения (рис. 28).

Рис. 28

Работа дешифратора описана выше. Функцию ключа обычно выполняют схемы И, поскольку I & 1 = I, I & 0 = 0. Функция объединения выполняется схемой ИЛИ. В совокупности эти функциональные узлы обеспечивают заданную функцию устройства – передачу на выход сигналов с выбранного входа.

Функциональная схема полного одноканального демультиплексора, имеющего n адресных входов, выглядит аналогично. Его рабочая функция реализуется сочетанием функций дешифрации адресной комбинации и логического ключа (рис. 29).

В /1, 2, 5 и др./ приведены иные функ­циональные схемы мультиплексоров и де­мультиплексоров. Они получены в результате развертывания дешифратора до уровня логичес ких элементов и объединения выходных элементов И дешифратора и логических ключей мультиплексора или демультиплексора.

Исходя из схем, приведенных на рис. 34, 35, функциональную схему коммутатора MX-DMX можно представить в виде, изображенном на рис. 30.

Т

Рис. 30

аким образом, полные многоразрядные коммутаторы (m Х n разрядов) строят в виде каскадного соединения m-разрядного мультиплексора и n-разрядного демультиплексора.

6.3. Реализации коммутаторов информационных потоков

М ультиплексоры и демультиплексоры могут быть аппаратно реализованы на логических элементах, на программируемой логике и в виде специальных микросхем. Например, простейший мультиплексор 2-1, реализованный на основе логических элементов типов ЛН и ЛР, будет иметь вид, приведенный на рис. 31.

Использование ПЛМ для реализации коммутаторов (см. ниже) возможно, но нецелесообразно, поскольку в настоящее время в составе различных серий ТТЛ выпускается множество законченных интегральных схем мультиплексоров и демультиплексоров различной разрядности, имеющих к тому же те или иные дополнительные функции (перевод в третье состояние, запрет и т.д.). УГО, схемы и функциональные возможности этих микросхем приведены в литературе. В частности, в семействе ТТЛ есть мультиплексоры КП5 (8 входов), КП7 (то же со входом разрешения и парафазным выходом – рис. 32,а), КП15 (то же, выход с тремя состояниями), КП1 (16 входов). Мультиплексоры могут быть и многоразрядными, т.е. иметь К групп входов, К выходов и общие адресные входы. Так, КП2 – сдвоенный (2х4), КП12 (рис. 32,б), КП17 – то же с Z-состоянием (КП17 – с инверсными выходами), КП16 и КП18 – 4х2, причем КП18 (рис. 32,в) – с инверсным выходом, КП11 и КП14 – аналогичная пара, но с Z-состоянием. Существуют также мультиплексоры в сочетании с регистрами хранения (см. ниже).

а б в

Рис.32

Каскадирование мультиплексоров. Исходя из описанной выше базы, несложно разработать схемы с увеличенным числом входов (рис. 33), особенно на микросхемах с Z-состоянием (например, на КП12), где по выходам реализуется монтажное ИЛИ (см. рис. 15, в).

Большие мультиплексоры типа 256→1 следует строить пирамидально (пример 64→1 – на рис. 34).

В устройствах ЧПУ роботами и металлообрабатывающим оборудованием мультиплексоры используются в следующих случаях:

(1) – для мультиплексирования данных, когда данные с разных источников по выбору передаются, например, в шину;

(2) – для мультиплексирования импульсных последовательностей;

Рис. 33

(3) – как миниПЗУ, когда на информационные входы нескольких (К) одноканальных мультиплексоров "намертво" распаивают лог.1 и лог.0 и подача адресной комбинации на все мультиплексоры одновременно дает К-разрядную информацию на выходах;

(4) – для получения комбинационных функций (универсальные логические модули – УЛМ /1/);

(5) – для формирования импульсных последовательностей при переборе адресов. Перебор может осуществляться счетчиком (см. ниже), а на входах данных должны быть в нужном порядке 0 и 1, как в варианте (3).

Рис. 34. Пирамидальное наращивание мультиплексоров

Рассмотрим синтез комбинационных устройств (универсальных логических модулей – УЛМ /1/) на основе мультиплексоров подробнее. Возможность получить на выходе информацию, зависящую от кода управления и входного сигнала, позволяет использовать мультиплексоры для формирования функций комбинационного типа и заданных временных диаграмм. В этом случае вместо разрядов кода управления подаются входные логические переменные, а вместо входных информационных сигналов – значения функции, которые соответствуют каждому сочетанию значений входов. Пусть, например, задана комбинационная функция .

Данное выражение показывает, что z = 1 при 5 наборах значений y₁, y₂, y₃. Запишем каждый из этих наборов (минтермов) в виде нулей и единиц (получим 101, 111, 001, 110, 000), а также их десятичные эквиваленты (5, 7, 1, 6, 0). Подадим аргументы y₁, y₂, y_{3 на} входы управления (адреса) так, чтобы веса разрядов двоичного кода соответствовали взаимному положению аргументов. Теперь подадим лог. 1 на информационные входы с перечисленными выше номерами, а на остальные входы подадим лог.0 или землю. Легко видеть, что z = 1 только при 5 заданных минтермах. Таким способом можно получить функцию для количества аргументов, соответствующего разрядности адреса мультиплексора, и даже более, если на информационные входы подавать не константы, а дополнительные аргументы. Подробно методика синтеза комбинационных устройств на основе мультиплексоров рассмотрена в /1, 2/.

Сделайте упражнения, приведенные в сноске ⁷.

Простейшие демультиплексоры представляют собой набор логических ключей и выполняются на логике И или И-НЕ. В более сложных случаях применяют специальные микросхемы на 2ⁿ выходов, имеющие в своем составе дешифратор n-разрядной адресной комбинации и выходные ключи.

Из сравнения назначения демультиплексоров и дешифраторов видно, что любой демультиплексор можно получить из дешифратора со входами разрешения, при этом информационный поток бит следует подавать на входы разрешения. Рассмотрев подачу на вход Е лог.1, а затем подачу лог. 0, докажите вышесказанное на примере ИД7 (выберите вход, обеспечивающий отсутствие/наличие инвертирования в ходе передачи).

Следует обратить внимание на то, что выходы дешифраторов/демультиплексоров обычно инверсные, соответственно на невыбранных выходах (если нет третьего состояния) сохраняется потенциал лог.1.

Многоканальные демультиплексоры могут использоваться как одноканальные с увеличением разрядности, если соответствующим образом скоммутировать их входы.

В частности, дешифратор ИД4 может использоваться как двухканальный демультиплексор с двух­раз­рядным адресом (2 канала по 4 выхода) или демультиплексор с трех­разрядным адресом (8 выходов) – рис. 35 (сравните с рис. 22).

Рис. 35

Рассмотрим последний вариант подробнее. Обратите внимание: входы Е1, W1, W2 инверсные, Е2 – прямой. Благодаря этому ИД4 легко использовать в качестве трехразрядного демультиплексора на 8 выходов, объединив Е2 и W2 для подачи старшего разряда адреса. Информационным входом служат соединенные Е1 и W1. Следует учесть, что при последовательном переборе адресов выходы будут подключаться ко входу (с инвертированием) в следующем порядке: 9-10-11-12-7-6-5-4. на неактивных выходах присутствует лог.1.

Каскадирование мультиплексоров. Исходя из описанной выше базы дешифраторов, несложно разработать схемы демультиплексоров с увеличенным числом выходов. Например, используя свободные от информационного потока входы Е демультиплексора ИД7, можно получить аналог ИД3. Большее число выходов получают, каскадируя ИД по аналогии с рис. 33. Составьте схему 1→64 на базе ИД7.