6.4. Контрольные вопросы
Нарисуйте функциональную схему системы стабилизации.
Каким образом в системе происходит цифро-аналоговое и аналого-цифровое преобразование?
Укажите назначение регистров ввода/вывода.
Каким образом в системе изменяется задание?
Каким образом в системе изменяется ширина зоны неоднозначности?
Как влияет скорость перемещения ИМ на работу системы стабилизации?
Как изменить среднюю скорость перемещения ИМ?
Объясните структуру блок-схемы программы.
Поясните использование операторов программы.
4.6. Литература
А.С. Клюев. Двухпозиционные автоматические регуляторы и их настройка.-М.: Энергия, 1967.
Новиков Ю.В., Калашников О.А., Гуляев С.Э. Разработка устройств сопряжения для персонального компьютератипа IBM PC, -М.: ЭКОМ, 1997.- 224 с.
Пей Ан. Сопряжение ПК с внешними устройствами: Пер. с англ. –М.: ДМК Пресс, 2003.-320с.
Сопряжение датчиков и устройств ввода данных с компьютерами IBM PC/ Под ред. У. Томпкинса иДж. Уэбстера: Пер. с англ. –М.:Мир, 1992.- 592с.
7. Лабораторная работа № 6 архитектура и система команд процессора intel 286
Цель работы: изучение архитектуры и системы команд процессора
Оборудование – компьютер Intel_*86, лабораторный стенд.
7.1. Архитектура процессора intel 286
П
роцессор
имеет 24-разрядную шину адреса, т.е.
позволяет адресовать до 4Мбайт памяти.
Процессоры поддерживают аппаратные и
программные прерывания и прямой доступ
к памяти. Предусмотрено использование
математического сопроцессора 287,
существенно повышающего производительность
вычислений с плавающей запятой.
Процессор имеет 14+5 видимых 16-разрядных регистров доступных пользователю. Операнды могут иметь 8 или 16 бит и представлять двоичные и двоично-десятичные числа. Структура некоторых регистров процессора приведена на рисунке. 16-битные регистры общего назначения (РОН) AX, BX, CX, DX состоят из двух 8-битных половинок, к которым можно обращаться по именам AH, BH, CH, DH (старшие байты) AL, BL, CL, DL (младшие байты). Это позволяет программам, разработанным для 8-раздядных ЭВМ (8080) выполняться после повторной трансляции. Регистры в командах могут адресоваться явно. В ряде команд подразумевается неявное использование регистров. Например: AX (аккумулятор)- используется в командах умножения, деления, ввода и вывода слова; CX- как счетчик циклов и указатель длины строковых операций, DX - при умножении и делении слов, при операциях ввода- вывода он содержит номер порта и т.д. (смотри описание команд).
Регистры-указатели SP (указатель стека), BP (указатель базы) и индексные регистры SI (индекс источника), DI (индекс приемника) допускают только 16-битное обращение. 16-битные регистры - указатели сегментов CS (сегмент кодов команд), DS (сегмент данных), ES (дополнительный сегмент данных), SS(сегмент стека) могут изменяться только командами их загрузки. SI, DI предназначены для удобства доступа к данным в текущем сегменте данных; SP, BP - в текущем сегменте стека.
Сегментные регистры используются для задания текущих сегментов. Они 16-разрядные. CS (Code Segment)- сегмент кодов команды, DS (DATA Segment )- сегмент данных, SS(Stack Segment )_ сегмент стека, ES(Extra Segment)- дополнительный сегмент данных. Эти регистры могут модифицироваться только непосредственными командами их загрузки. Использование сегментных регистров определяется типом обращения к памяти. Для некоторых типов обращений возможно применение альтернативных сегментных регистров, которое вводится префиксами команд CS:,SS:,DS:,ES:. Т.е., сегмент, из которого считывается операнд в общем случае можно явно указать, если перед командой поставить специальный однобайтный префикс. Он определяет, из какого текущего сегмента считывается операнд. При отсутствии префикса операнд берется из текущего сегмента данных.
Указатель команд IP содержит смещение следующей выполняемой команды в текущем сегменте кода CS. Он играет роль счетчика команд. IP не доступен программисту, но он явно управляется командами переходов, прерываниями и исключениями.
Регистр флагов содержит расширенный набор признаков, по которым возможны переходы, и биты управляющие режимом работы процессора: разрешение прерывания, трассировка (пошаговое прохождение), направление смещения индекса при работе со строками.
Процессор поддерживает следующие типы данных: байты, слова, целый без знака, целый (8 и16-разрядный) в дополнительном коде, двоично-десятичный, ближний указатель (16-разрядный логический адрес внутри сегмента), дальний указатель (32-разрядный логический адрес, состоящий из адреса сегмента и смещения), строка (последовательность байтов или слов длиной до 64Кбайт).
Набор инструкций содержит основные группы операций: инструкции пересылки данных, арифметические и логические инструкции, инструкции работы со строками, инструкции передачи управления, инструкции управления процессором. Каждая команда один или два байта кода инструкции, за которым может следовать 1,2 или 4байта операнда или описателя его адреса. Перед инструкцией возможно применение однобайтных префиксов для указания на использование заданных сегментных регистров вместо обычных, для указания на необходимость повтора инструкции указанное в регистре CX число раз. Процессор имеет 92 типа команд.
Предусмотрено 24 способов адресации операндов. По существу режимы (методы) адресации можно разбить на 7 групп.
Регистровая адресация - операнд находится в регистре.
Непосредственная адресация - 8 или16-битовый операнд находится в команде.
Прямая адресация - исполнительный адрес является составной частью команды.
Косвенная регистровая адресация - исполнительный адрес операнда содержится в базовом регистре BX, регистре указателя базы BP или индексном регистре ( SI или DI).
Адресация по базе - исполнительный адрес получается сложением значения сдвига с содержимом регистров BX или BP.
Прямая адресация с индексированием - исполнительный адрес вычисляется как сумма значений сдвига и индексного регистра (DI или ) SI.
Адресация по базе с индексированием - исполнительный адрес вычисляется как сумма значений базового регистра, индексного регистра и ,возможно, сдвига.
Процессор предусматривает разделение пространства памяти и ввода- вывода. Логическая память разбивается на сегменты размером по 64Кбайта. Физический адрес в реальном режиме формируется из двух 16-битных частей: адреса находящегося в сегменте (Seg) и исполнительного адреса (EA) суммируемых со смещением на 4 бита ( A=16*Seg+EA). Исполнительный адрес может быть константой, содержимым регистра или ячейки памяти или суммой нескольких величин. С сегментацией связаны понятия ближнего и дальнего адреса. При ближнем (внутрисегментном) обращении указывается только смещение, а адрес сегмента определяется текущим содержимым соответствующего регистра сегмента. При дальнем (межсегментном) обращении указывается полный адрес, содержащий16-битное значение сегмента (загружаемое в сегментный регистр) и 16- битное смещение. При адресации внешних устройств используются только 16 разрядов адресной шины , следовательно, пространство ввода вывода ограничено 64Кбайт.Данные при чтении ВУ помещаются в регистр AL или AX и выводятся из этих же регистров. Адрес устройства задается либо в команде (только младший байт, старший нулевой) либо берется их регистра DX(16- бит).