- •1. Основні теоретичні відомості про лічильникові схеми
- •1.1 Визначення і класифікація схем лічильників
- •1.2 Способи організації порозрядних перенесень. Синхронні та асинхронні лічильники
- •1.3 Схеми асинхронних двійкових підсумовуючих і лічильників, що віднімають, на синхронних і асинхронних тригерах
- •1.4 Двійково-десяткові коди (ддк) і двійково-десяткові лічильники (ддлч)
- •1.5 Організація перенесень між десятковими розрядами в ддлч
- •2 Синтез підсумовуючого синхронного десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
- •2.1 Побудова кодованої таблиці переходів синхронного лічильника
- •2.2 Побудова кодованої таблиці функцій збудження тригерів заданого типу
- •2.3 Одержання функцій збудження тригерів лічильника в досконалій формі
- •2.4 Спільна мінімізація функцій збудження підсумовуючого лічильника
- •2.5 Побудова схеми синхронного підсумовуючого лічильника
- •3 Синтез підсумовуючого асинхронного двійково-десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
- •3.1 Суттєвість метода проектування алч
- •3.2 Побудова часової діаграми (чд) роботи лічильника
- •3.3 Визначення по чд функцій синхронізації тригерів
- •3.4 Спрощення функцій керування асинхронного лічильника по функціях збудження синхронного лічильника
- •3.5 Побудова схеми асинхронного лічильника
- •4. Синтез реверсивного синхронного десяткового лічильника, що працює в коді 5211
- •4.1 Побудова кодованої таблиці переходів реверсивного лічильника
- •4.2 Побудова кодованої таблиці функцій збудження тригерів для рслч
- •4.3 Одержання функцій збудження тригерів лічильника в досконалій формі
- •4.4 Спільна мінімізація функцій збудження реверсивного лічильника
- •4.5 Побудова часової діаграми роботи рслч
- •4.6 Побудова схеми реверсивного лічильника
- •Висновки
- •Перелік посилань
- •Список скорочень
2.2 Побудова кодованої таблиці функцій збудження тригерів заданого типу
За допомогою КТП СЛЧ (табл. 2.2) та УТП (табл. 2.1) будуємо кодовану таблицю функцій збудження КТФЗ (табл. 2.3).
Таблиця 2.3 – КТФЗ СЛЧ на JK-тригерах
A
x |
Q4 Q3 Q2 Q1 |
0 0 0 0 |
0 0 0 1 |
0 0 1 0 |
0 0 1 1 |
0 1 0 0 |
1 0 1 1 |
1 1 0 0 |
1 1 0 1 |
1 1 1 0 |
1 1 1 1 |
1 |
J4K4 J3K3 J2K2 J1K1 |
0- 0- 0- 1- |
0- 0- 1- -0 |
0- 1- -1 -0 |
0- -0 1- -0 |
1- -1 -1 -1 |
-0 0- 1- 0- |
-0 1- -1 0- |
-0 -0 1- 0- |
-0 -0 -0 1- |
-1 -1 -1 -1 |
2.3 Одержання функцій збудження тригерів лічильника в досконалій формі
З таблиці КТФЗ (табл. 2.2) вибираємо функції збудження тригерів в досконалій формі:
J4 = (7) = & (0, 1, 3, 5) K4 = (15) = &(8, 10, 12, 14)
J3 = (3, 10) = & (0, 1, 8) K3 = (7, 15) = &(5, 12, 14)
J2 = (1, 5, 8, 12) = & (0) K2 = (3, 7, 10, 15) = &(14)
J1 = (0, 14)= &(8, 10, 12) K1 = (7, 15) = &(1, 3, 5).
2.4 Спільна мінімізація функцій збудження підсумовуючого лічильника
Проводимо сумісну мінімізацію функцій збудження за допомогою діаграм Вейча:
МДНФ функцій збудження тригерів проектованого синхронного лічильника мають такий вигляд:
2.5 Побудова схеми синхронного підсумовуючого лічильника
Схему спроектованого синхронного лічильника на реальних T-тригерах показано у додатку А.
Синтез лічильника на основі будь-якого іншого типу синхронного тригера (D, DV, T, RS) проводиться аналогічно, різниця полягає лише у використанні відповідної умовної таблиці переходів.
3 Синтез підсумовуючого асинхронного двійково-десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
На основі синхронних тригерів можна будувати не тільки довільні синхронні, але і асинхронні лічильники. Асинхронні лічильники відрізняються при цьому від синхронних тим, що на синхровходи C деяких тригерів надходять не лічильні сигнали, а сигнали з виходів логічних елементів, зв'язаних з виходами сусідніх тригерів, або безпосередньо з виходів сусідніх тригерів.