- •1. Основні теоретичні відомості про лічильникові схеми
- •1.1 Визначення і класифікація схем лічильників
- •1.2 Способи організації порозрядних перенесень. Синхронні та асинхронні лічильники
- •1.3 Схеми асинхронних двійкових підсумовуючих і лічильників, що віднімають, на синхронних і асинхронних тригерах
- •1.4 Двійково-десяткові коди (ддк) і двійково-десяткові лічильники (ддлч)
- •1.5 Організація перенесень між десятковими розрядами в ддлч
- •2 Синтез підсумовуючого синхронного десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
- •2.1 Побудова кодованої таблиці переходів синхронного лічильника
- •2.2 Побудова кодованої таблиці функцій збудження тригерів заданого типу
- •2.3 Одержання функцій збудження тригерів лічильника в досконалій формі
- •2.4 Спільна мінімізація функцій збудження підсумовуючого лічильника
- •2.5 Побудова схеми синхронного підсумовуючого лічильника
- •3 Синтез підсумовуючого асинхронного двійково-десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
- •3.1 Суттєвість метода проектування алч
- •3.2 Побудова часової діаграми (чд) роботи лічильника
- •3.3 Визначення по чд функцій синхронізації тригерів
- •3.4 Спрощення функцій керування асинхронного лічильника по функціях збудження синхронного лічильника
- •3.5 Побудова схеми асинхронного лічильника
- •4. Синтез реверсивного синхронного десяткового лічильника, що працює в коді 5211
- •4.1 Побудова кодованої таблиці переходів реверсивного лічильника
- •4.2 Побудова кодованої таблиці функцій збудження тригерів для рслч
- •4.3 Одержання функцій збудження тригерів лічильника в досконалій формі
- •4.4 Спільна мінімізація функцій збудження реверсивного лічильника
- •4.5 Побудова часової діаграми роботи рслч
- •4.6 Побудова схеми реверсивного лічильника
- •Висновки
- •Перелік посилань
- •Список скорочень
4.5 Побудова часової діаграми роботи рслч
Приклад часової діаграми розглянутого реверсивного синхронного лічильника зі зміною рівня керуючого сигналу наведений на рис. 4.1. Спочатку до 7-го сигналу лічильник знаходиться в режимі підсумовування вхідних сигналів k, потім переходить у режим їхнього вирахування (віднімання) внаслідок зміни рівня сигналу керування x.
додавання
віднімання
Рисунок
4.1
– Часова діаграма роботи реверсивного
синхронного
ДДЛЧ,
працюючого у коді 5211
4.6 Побудова схеми реверсивного лічильника
Електронна принципова схема реверсивного синхронного лічильника наведена у додатку В.
Накреслення схеми проведене з використанням шини, у яку зведені прямі й інверсні значення виходів тригерів лічильника, а також парафазний сигнал керування – для настроювання лічильника на виконання операції прямого або зворотного лічення.
Висновки
В ході даного курсового проекту були вивчені різні схеми і засоби організації перенесень в лічильниках. Так в синхронних лічильниках перенесення здійснюється шляхом подачі на всі синхронізовані входи тригерів одиничного імпульсу. Синхронними вони називаються тому, що сигнал подається на всі входи тригерів одночасно (синхронно). У асинхронних лічильниках сигнал подається лише в молодший розряд лічильника і звідти далі в ході роботи лічильника розповсюджується на всю решту тригерів. Тому в плані швидкодії вони сильно поступаються синхронним лічильникам, та зате мають перевагу в плані своєї простоти.
Оволодів методами синтезу простих синхронних, асинхронних і реверсивних лічильників. Як правило, для синтезу всіх трьох типів лічильників достатньо синтезувати лише синхронний лічильник. Щоб одержати асинхронний лічильник достатньо досліджувати результати отримання синхронного, точніше часову діаграму його роботи. Реверсивний лічильник виходить шляхом додавання парафазної змінної .
Також було набуто практичних навиків в складанні і дослідженні різних схем спроектованих лічильників.
Перелік посилань
Организация ЭВМ, 5-е изд./ К.Хамахер, З.Вранешич, С.Заки. – СПб.: Питер; Киев: Издательская группа BHV, 2003. – 848 с.: ил. – (Серия «Классика computer science»).
Таненбаум Э. Архитектура компьютера. – СПб.: Питер, 2002. – 704 с.: ил.
Препелиця Г.П. Комп’ютерна схемотехніка. Конспект лекцій. – Одеса, Екологія, 2008. – 340 с.
Препелиця Г.П. Комп’ютерна схемотехніка. Практикум : навч. посіб. / М-во освіти і науки; Одес. держ. екологічний ун-т. – Вид. 2-е, перероб. і доп. – Одеса, Екологія, 2008. – 252 с.
Препелиця Г.П. Схемотехніка ЕОМ. Практикум: Навчальний посібник – Одеса, 2002. – 203 с.
Каган Б.М. Электронные вычислительные машины и системы. – М.: Энергоатомиздат, 1985. – 552 с.
Великий В.І., Препелиця Г.П. Мікропроцесорні системи обробки даних та управління в гідрометеорології: Навчальний посібник. – Одеса, Вид-во “ТЭС”, 2004. – 212 с.
Препелица Г.П., Сибиряков В.В. Метод синтеза асинхронных счетчиков с произвольным модулем и порядком счета. Сб. Гибридные вычислительные машины и комплексы, вып.7. Наукова думка, Киев, 1984. – с.82…87.