1.5 Організація перенесень між десятковими розрядами в ддлч
Перенесення
між десятковими розрядами двійково-десяткового
лічильника утворюється при появі коду,
відповідного цифрі "9". Якщо
використовувати надмірні набори, то
можна мiнiмiзувати вираз для сигналу
перенесення. Для цього необхідно занести
в діаграму Вейча надмірні набори та
набір, відповідний цифрі "9" в даному
двійково-десятковому коді, інші поля
діаграми заповнюють нулями. Для нашого
прикладу перенесення у старший розряд
мінімізується наступною діаграмою
Вейча та дорівнює
.
Перенесення p1 є синхросигналом для
тригерів старшої групи.
2 Синтез підсумовуючого синхронного десяткового лічильника з довільним порядком лічення (що працює в коді 5211)
Синтез будь-яких синхронних двійкових та недвійкових лічильників з природним та довільним порядком лічення проводиться однаково за допомогою загального методу синтезу цифрових автоматів.
Розглянемо особливості проектування синхронних лічильників з довільним модулем та порядком лічення на прикладі синтезу двійково-десяткових лічильників для одного десяткового розряду.
Початковими даними для синтезу є кодована таблиця переходів (КТП) проектованого лічильника і умовна таблиця переходів (УТП) обраного типу елементарного автомату (тригера). Суть синтезу полягає в визначенні функцій збудження кожного окремого тригера та побудові за одержаними функціями схеми синхронного лічильника.
Далі спроектуємо підсумовуючий двійково-десятковий лічильник, що працює в одному з кодів 5211 (див. таблицю варіантів). Як елементарний автомат заданий універсальний Т-тригер, УТП якого наведена в табл. 2.1.
2.1 Побудова кодованої таблиці переходів синхронного лічильника
Складемо кодовану таблицю переходів КТП (табл. 3) лічильника в обраному коді, в якій наведені всі можливі переходи лічильника з одного стану в інший.
Таблиця 2.2 – КТП СЛЧ (код 5211) |
|||||||||||
Десяткова цифра |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
|
A
x |
Q4 Q3 Q2 Q1 |
0 0 0 0 |
0 0 0 1 |
0 0 1 1 |
0 1 0 1 |
0 1 1 1 |
1 0 0 0 |
1 0 1 0 |
1 1 0 0 |
1 1 1 0 |
1 1 1 1 |
1 |
Q4 Q3 Q2 Q1 |
0 0 0 1 |
0 0 1 1 |
0 1 0 1 |
0 1 1 1 |
1 0 0 0 |
1 0 1 0 |
1 1 0 0 |
1 1 1 0 |
1 1 1 1 |
0 0 0 0 |
Лічильний сигнал k в синхронних лічильниках подається на входи синхронізації всіх тригерів одночасно. Оскільки прості лічильники (підсумовуючі або віднімаючі) виконують тільки одну мікрооперацію, на яку орієнтована їх структура, то вони не містять керуючих шин X чи ліній xi (l = log2 nx = log2 1 = 0, де nx – кількість мікрооперацій).
Скидання
лічильника до нуля будемо здійснювати
за допомогою асинхронних установочних
входів
тригерів.