Федеральное агентство по образованию

Санкт-Петербургский государственный

электротехнический университет «ЛЭТИ»

Кафедра ВТ

Реферат № 5

по дисциплине

«Алгоритмы и процессоры цифровой обработки сигналов» на тему

«Архитектура процессоров ЦОС»

Выполнил:

Группа:

Санкт-Петербург

2013 Оглавление

Оглавление 2

Особенности архитектуры 3

Алгоритмы обработки 3

Обзор микропроцессоров ЦОС 6

Texas Instruments 6

Analog Devices 7

Motorola 8

Особенности архитектуры

Особенности архитектуры цифровых процессоров обработки сигналов (ЦПОС) связаны с особенностью программ, по которым им приходится работать:

• программы выполняются, как правило, в реальном масштабе времени – требуется высокое быстродействие;

• программы содержат много логических и арифметических операций;

• происходит постоянный и быстрый ввод вывод данных;

• программы как правило короткие и редко изменяются.

В результате получаем следующие особенности процессоров:

• разделение блоков памяти для программ и данных (Гарвардская архитектура). Блоки могут иметь разную разрядность;

• относительно малая разрядность обрабатываемых данных - 16, 24, 32 (числа с фиксированной запятой) и 40 для чисел с плавающей запятой;

• блоки, предназначенные для ускорения выполнения команды умножения - сдвиговые регистры, матричные умножители;

• память команд и данных на самом кристалле процессора;

• использование многошинных структур;

• возможность параллельного выполнения нескольких операций одновременно;

• все команды имеют одинаковую длину и выполняются за одинаковое время. Это позволяет использовать счетчик команд для отсчета временных интервалов.

Алгоритмы обработки

Современные алгоритмы обработки сигналов функционально можно разделить на следующие основные классы:

1. Алгоритмы цифровой фильтрации (в т.ч. алгоритмы нелинейной, оптимальной, адаптивной фильтрации, эвристические алгоритмы, полиноминальные фильтры, алгоритмы фильтрации изображений и др.

2. Алгоритмы, основанные на применении ортогональных преобразований (быстрые преобразования Фурье, Хартли, Уолша, Адамара и др.)

3. Алгоритмы, реализующие кодирование и декодирование, модуляторы и демодуляторы, в том числе сложных сигналов (псевдослучайных, хаотических).

4. Алгоритмы интерфейсов и стандартных протоколов обмена и передачи данных.

Существует целый ряд устройств и алгоритмов, которые являются «стандартными», и очень часто повторяются в разных разработках. Например, узлы массовых коммуникационных средств, микросхемы сложных интерфейсов, компоненты систем мультимедиа и видеообработки для компьютеров.

Алгоритмы ЦОС подразумевают трудоемкие арифметические операции, в частности, умножение и сложение с интенсивным потоком данных через центральный процессор. Например формула, реализующая цифровой фильтр с бесконечной импульсной характеристикой, выглядит следующим образом:

Таким образом, вся работа устройства сводится к умножению и накапливающему суммированию. Операции умножения и суммирования используются не только в формулах для БИХ-, но и для КИХ-фильтров, а также для преобразований Фурье.

Именно поэтому неотъемлемой частью всех процессоров являются комбинированные устройства, включающие в себя умножитель и накапливающий сумматор MAC, выполняющие операции за один такт.

В отличие от других типов приложений, связанных с обработкой данных, ЦОС обычно работают с очень длинными выборками сигналов в частотном диапазоне 10-100 кГц и даже выше. Для обеспечения высокой производительности исполнительные устройства ЦОС функционируют параллельно. Например, одновременно с МАС операции могут выполняться на арифметико-логическом устройстве и регистрах циклического сдвига.

Архитектура ЦОС накладывает жесткие ограничения на используемую память. Ведь исполнение операций в одном тактовом цикле требует, чтобы за это же время из памяти были выбраны соответствующая команда, данные-операнды и коэффициенты фильтра. Для этого используются два и более отдельных банка памяти, которые имеют собственные шины. Это позволяет обеспечить одновременные процессы записи и чтения в разные банки. Выборка команды и операндов происходит в таком случае параллельно. В ранних моделях ПЦОС обычно использовалось два банка памяти: для команд и для данных. В настоящее время на кристаллах ЦОС реализуется также кэш-память для инструкций. Ее использование особенно эффективно для программных циклов.

Экономия времени при обращении к памяти достигается и за счет оптимизации генерации адреса выборки. Это происходит из-за того, что выборка операндов при реализации алгоритмов цифровой обработки сигналов более предсказуема. Наиболее часто для этой цели используется постинкрементная косвенная регистровая адресация, а увеличение указателя адреса происходит автоматически. Еще одна команда экономится при использовании так называемой «циклической» адресации, когда после перебора заданного количества последовательных адресов выполняется автоматический переход на начальный адрес. Данный метод адресации находит место и при реализации линий задержки для цифровых фильтров, которые обычно строятся на регистрах типа FIFO.

Эффективное выполнение подобных алгоритмов в реальном времени требует аппарат­ной архитектуры и набора команд, радикально отличающихся от архитектуры и команд стандартных микропроцессоров. В цифровых процессорах сигналов для этого исполь­зуются гарвардская архитектура, конвейерная обработка и специализированное аппа­ратное обеспечение, например, быстрые аппаратные умножители-накопители и схемы сдвига, скоростная внешняя память, также в процессоры внедряется множество команд, ориентированных на ЦОС.

В частности используется архитектура VLIW (very long instruction word — с командными словами сверхбольшой длины) и статическая суперскалярная архитектура, которые используются в последнем поколении процессоров ПЦОС.

VLIW характеризуется тем, что одна инструкция процессора содержит несколько операций, которые должны выполняться параллельно. Фактически это «видимое программисту» микропрограммное управление, когда машинный код представляет собой лишь немного свёрнутый микрокоддля непосредственного управления аппаратурой.

В суперскалярных процессорахтакже есть несколько вычислительных модулей, но задача распределения между ними работы решается аппаратно. Но это сильно усложняет устройство процессора, и может быть чревато ошибками. В процессорах VLIW задача распределения решается во времякомпиляциии в инструкциях явно указано, какое вычислительное устройство должно выполнять какую команду.

VLIW можно считать логическим продолжением идеологии RISC, расширяющей её на архитектуры с несколькими вычислительными модулями. Так же, как в RISC, в инструкции явно указывается, что именно должен делать каждый модуль процессора. Из-за этого длина инструкции может достигать 256 бит.

VLIW сильно упрощает архитектуру процессора, перекладывая задачу распределения вычислительных устройств на компилятор. Поскольку отсутствуют большие и сложные узлы, сильно снижается энергопотребление.

В то же время, код для VLIW обладает невысокой плотностью. Из-за большого количества пустых инструкций для простаивающих устройств программы для VLIW-процессоров могут быть гораздо длиннее, чем аналогичные программы для традиционных архитектур. Также архитектура VLIW выглядит довольно экзотической и несколько непривычной для программиста. Программирование на уровне машинных кодов из-за сложных внутренних зависимостей кода, является достаточно сложным.

В обеих ар­хитектурах применяются множественные тракты обработки данных и арифметические устройства, также для повышения эффективности используется параллелизм на уровне команд.

Существует два типа цифровых процессоров сигналов: универсальные процессоры (которые похожи на стандартные микропроцессоры, за исключением архитектур и на­боров команд, приспособленных для выполнения операций ЦОС) и специализирован­ные процессоры. Последние используются для выполнения специфических алгоритмов ЦОС, например, цифровой КИХ-фильтрации, или для эффективного выполнения некоторых операции конкретных приложений. По сравнению с универ­сальными процессорами, специализированные более быстрые, но менее гибкие.

Как правило, ПЦОС используют 16-разрядный формат данных с фиксированной точкой. Такая «ширина» данных в большинстве случаев оказывается вполне достаточной. Кроме того, накапливающий регистр во избежание переполнения имеет добавочные разряды и специальные служебные биты. Устройства для операций с плавающей точкой не только сложнее по схемотехнике, но и потребляют больше энергии, из-за этого они используются крайне редко.