Отчетные материалы

В лабораторной тетради представляются:

– заполненные таблицы;

– серия экспериментальных стоковых характеристик в схеме с общим истоком (ОИ);

– серия экспериментальных стоко-затворных характеристик в схеме с общим истоком;

– зависимости сопротивлений R_си(U_си), R_си(U_зи) от напряжений сток-исток, затвор- исток;

– расчетное значения крутизны S полевого транзистора и его сравнение с табличным значением;

– анализ полученных результатов и зависимостей.

К защите представляется РГЗ с задачами по теме: ″Полевые транзисторы″.

Тема 6. Элементы технологии производства имс Лабораторная работа № 6.1

″Исследование элементов технологии изготовления микросхем″

Цель работы: исследование элементов технологии производства, анализ топологии твердотельных и гибридных интегральных микросхем.

Приборы и принадлежности: интегральные микросхемы, оптические микроскопы, дифракционная решетка, мост переменного тока для измерения параметров (емкости, сопротивления, индуктивности) радиокомпонентов.

6.1. Элементы технологии изготовления имс

6.1.1. Классификация имс

Интегральная схема (ИС, ИМС) – микросистема, образованная неразъемными элементами и сформированная, как правило, на кристалле кремния или ситалловой подложке. Интегральные схемы могут быть классифицированы как полупроводниковые, пленочные, гибридные.

Полупроводниковые (твердотельные) ИС формируются на кремниевой подложке (кристалле кремния) по планарной технологии. В зависимости от вида используемых элементов различают ИС на основе биполярных и полевых транзисторов типа ПТИЗ (приборы ПТУП с управляющим переходом используются редко). Транзисторы типа ПТИЗ часто называют МОП-транзисторами из-за их структуры: металл - окисел - полупроводник.

При изготовлении пленочных ИС и гибридных ИС отдельные элементы и межэлементные соединения выполняются на поверхности керамического диэлектрика, созданного на основе ситалла. В зависимости от технологии наносимой пленки различают тонкопленочные (толщина пленки не более 1 мкм) и толстопленочные (толщина пленки 15 – 45 мкм).

В тонкопленочных ИС пленки (как правило, алюминий) наносятся методами вакуумного испарения и напыления, химического осаждения, катодного распыления. Фактически, подобными резисторами сопротивлением от 10 Ом до 1 МОм ИС выступают тонкие пленки алюминия шириной не более долей миллиметра в форме меандра. Аналогичным образом формируются катушки индуктивности до 2 мкГн в форме поверхностных круглых или квадратных спиралей.

Конденсаторы для специального поверхностного монтажа (конденсаторы SMD емкостью от 0,1 пФ до 20 нФ) подобных ИС обычно приклеиваются или припаиваются (″навешиваются″) к созданным контактным площадкам.

Аналогичным образом к контактным площадкам припаиваются микродиоды, тонкопленочные микротранзисторы или готовые твердотельные микросхемы.

Толстопленочные элементы на поверхности ситалловой подложки создаются путем шелкотрафаретной технологии, нужный рисунок наносится специальной краской. Подобным образом изготавливаются резисторы сопротивлением от 10 Ом до 1 МОм, конденсаторы емкостью до 8 нФ, катушки индуктивности до 4,5 мкГн в форме спиралей.

Гибридные (ГИС) и большие (БГИС) интегральные микросхемы отличаются от пленочных тем, что на ситалловой подложке могут быть сформированы элементы, как с использованием методов фотолитографии, так и путем закрепления на подложке навесных элементов – твердотельных ИС, микроконденсаторов, транзисторов, диодов.

Степень интеграции К микросхемы определяется формулой

К = lgN_э, (6.1)

где N_э – примерное число элементов (диодов, транзисторов и т.п.) микросхемы, К – коэффициент интеграции, округленный до ближайшего большего целого числа.

В частности, в 1986 году создано динамическое ОЗУ площадью 70 мм², содержащее 2,2·10⁶ отдельных ячеек при шаге размещения 1,3 мкм (ИС - 6).

В настоящее время имеются серийные разработки технологии МОП СБИС (сверхбольшие интегральные схемы) с длиной канала (между стоком и истоком) транзисторов менее 1 мкм, например, 0,1  0,3 мкм. Подобная миниатюризация позволяет получить максимальную теоретическую плотность упаковки (без учета площадей для выводов и полей монтажа) около 2,5·10⁷ элементов/см² (ИС – 7 и выше).

В перспективе планируется увеличить коэффициент интеграции за счет применения нанотехнологий при изготовлении элементов микросхем.