- •3.1. Цифро-аналогові перетворювачі
- •3.2 Інтерфейси цифро-аналогових перетворювачів
- •3.3. Аналого-цифрові перетворювачі
- •Циклічні ацп із застосуванням вагової надлишковості
- •Реалізація цифрової частини циклічного ацп із ваговою надлишковістю
- •4. Порядок виконання лабораторної роботи
- •5. Контрольні питання.
- •5.1. Призначення та принцип дії цап.
- •5.2. Схеми підключення цап з послідовним інтерфейсом до мк.
- •5.3. Схеми підключення цап з паралельним інтерфейсом до мк.
- •5.9. Визначення роздільної здатності ацп.
- •5.10. Слідкуючий ацп.
- •5.11. Паралельний ацп.
- •5.12. Ацп послідовного наближення.
- •5.13. Ацп подвійного інтегрування.
- •5.14. Кодування вихідного слова.
- •5.15. Циклічні ацп із застосуванням вагової надлишковості.
- •6. Література.
5.13. Ацп подвійного інтегрування.
АЦП подвійного інтегрування (рисунок 10) використовує інтегратор, за яким ставлять компаратор і лічильник. Вхід інтегратора підключається до вхідного сигналу, і ємність інтегратора заряджається до рівня вхідної напруги тієї ж полярності. Після певного числа тактів, вхід інтегратора перемикається до джерела опорної напруги (VREF1 на рисунку 10), і ємність інтегратора розряджається до величини цієї напруги.
У той момент, коли ключ замикається на VREF1, лічильник відраховує стільки ж тактів, скільки займав час першого інтегрування. Коли напруга на виході інтегратора падає нижче за величину другої опорної напруги (VREF2 на рисунку 10), вихід компаратора переходить у стан високого логічного рівня, лічильник зупиняється, а значення лічильника відповідає величині вхідної напруги. Більша вхідна напруга дозволяє ємності інтегратора заряджатися до більшої величини протягом часу первинного інтегрування, що приводить до більшого часу розряду до VREF2, і до більшого вихідного значення лічильника. Менше значення напруги на вході призводить до меншого потенціалу на ємності інтегратора, і, відповідно, до меншого вихідного числа.
Схема з подвійним інтегруванням усуває проблеми точності синхронізації, оскільки один і той же генератор тактових імпульсів застосовується для завдання часу заряду ємності і для приросту вмісту лічильника. Перетворювач з подвійним інтегруванням витрачає відносно великий час на виконання перетворення, але властива інтегратору фільтрація усуває шум.
Рисунок 10 – АЦП подвійного інтегрування
5.14. Кодування вихідного слова.
Наведені до цих пір приклади базувалися на двійкових кодах, де кожен біт представляє певну величину напруги, відповідну вазі біта, а сума напруги, відповідає сумі ваг кожного одиничного біта у вихідному слові, і представляє величину вхідної напруги. Основні типи АЦП представляють вихідне слово в прямому коді числа. Деякі АЦП представляють вихідне слово в додатковому коді числа, де негативна напруга має цифровий еквівалент у вигляді доповнення до двох прямого коду числа. Деякі АЦП представляють вихідне слово в двійково-десятковому коді (Binary Coded Decimal, BCD). Але таке представлення простіше сприймається людиною, а не обчислювальними машинами. Очевидно, що таке представлення вимагає більшої розрядності для даного діапазону; 12-бітний двійковий вихід представлятиме величини від 0 до 4095, а в двійково-десятковому 12-бітному виході діапазон величин зменшиться (0...3999). Даний код (BCD) використовується в АЦП з виходом на цифрові індикатори. [1].
5.15. Циклічні ацп із застосуванням вагової надлишковості.
Аналого-цифрові перетворювачі є основною ланкою, що пов’язує світ природних аналогових сигналів з цифровими системами керування, діагностування, збору та обробки аналогової інформації, тощо. Саме тому точність, швидкодія та інші характеристики цих пристроїв безпосередньо впливають на параметри систем до складу яких вони входять. Ще однією додатковою вимогою сучасності є мінімізація споживаної потужності. Вищезгадані вимоги обумовили популярність такого різновиду перетворювачів, як АЦП із перерозподілом заряду. АЦП із перерозподілом заряду належать до перетворювачів послідовного наближення і, відповідно характеризуються досить високою роздільною здатністю на рівні 14-16 двійкових розрядів та середньою швидкодією. Традиційним методом забезпечення високої роздільної здатності є застосування методів калібрування старших розрядів перетворювача. Однак при використанні двійкової системи числення процедура калібрування може виконуватись виключно в цифроаналоговій формі [9,10], що, по-перше, вимагає застосування додаткових коригувальних матриць, а по-друге, виконується в режимі реального часу, тобто потребує додаткових часових витрат в режимі основного перетворення. Інший підхід передбачає будувати АЦП із використанням вагової надлишковості[9,10]. В даному випадку процедура калібрування може виконуватись виключно в цифровій формі. Однак відомі методи реалізації таких пристроїв вимагають застосування так званих додаткових розрядів[9,10], тобто поширення розрядної сітки в бік молодших розрядів, або передбачають досить складні процедури розрахунку[9,10], що суттєво ускладнює обчислювальну частину пристрою.
Процес аналого-цифрового перетворення в АЦП із перерозподілом заряду передбачає кілька етапів. На першому етапі здійснюється процедура підключення вхідної напруги до конденсаторної матриці, в результаті чого відповідний заряд накопичується на матриці. На другому етапі здійснюється перерозподіл цього заряду між конденсаторами, в процесі якого і формується вихідний код [9, 10, 11, 12].
Вихідним положенням для самокалібрування є розбиття розрядної сітки перетворювача на групи так званих «точних» та «неточних» розрядів. Кордон між вказаними групами визначається роздільною здатністю перетворювача та технологічною похибкою виготовлення конденсаторної матриці [9,10, 11,12]. Процес цифрового самокалібрування передбачає застосування вагової надлишковості, тобто
В даному випадку будь-який розряд перетворювача може бути представлений сумою кількох молодших розрядів, як показано на рис.1.
Рисунок 11 – Послідовність комутацій для самокалібрування i-го розряду: а)фаза вибірки напруги, б)перший крок фази перерозподілу
Таким чином для калібрування ваги i-го неточного розряду опорну напругу записуємо на i-й конденсатор матриці, а далі перерозподіляємо її між молодшими розрядами.
Результат калібрування зберігається в запам’ятовуючому пристрої. Аналогічним чином здійснюється калібрування наступного (i+1)-го розряду з використанням отриманого значення ваги i-го розряду [9,10,11,12].
Як вище було зазначено недоліком такого підходу є процес накопичення методичної похибки, який може призвести до того, що похибка калібрування старших неточних розрядів становитиме десятки одиниць молодших розрядів (ОМР).
Для зменшення методичної похибки калібрування пропонується проводити згадану процедуру для кожного розряду кілька разів, примусово забороняючи включення того чи іншого молодшого розряду. Отримані в результаті цих калібрувань значення мають бути осереднені. Базовим припущенням методу є наявність незначних відхилень ваг точних розрядів за умови що сумарна похибка цих розрядів не перебільшує ваги молодшого розряду. Продемонструємо роботу методу на прикладі. Нехай ваги розрядів перетворювача відповідають значення розрядів р=1 коду Фібоначчі. В таблиці 1 наведено ідеальні та реальні значення ваг розрядів, а також коди, отримані на різних етапах калібрування.
Таблиця 1 – Результати роботи методу на прикладі
|
Q6 |
Q5 |
Q4 |
Q3 |
Q2 |
Q1 |
Q0 |
Сума реальних ваг |
Результат калібрув. |
Ідеальні ваги |
|
8 |
5 |
3 |
2 |
1 |
1 |
|
|
Реальні ваги |
13,6 |
7,8 |
5,1 |
2,9 |
1,9 |
1 |
1 |
|
|
1-ше калібрування |
|
1 |
1 |
0 |
0 |
0 |
0 |
7,8+5,1=12,9 |
8+5=13 |
2-ге калібрування |
|
1 |
0 |
1 |
1 |
1 |
0 |
7,8+2,9+1,9+1=13,6 |
8+3+2+1=14 |
Осереднення |
(13+14)/2=13,5 |
||||||||
Слід звернути увагу, що «ідеальні» ваги, це ті, що записані в пам’яті перетворювача і значення яких використовуються для розрахунку, в той же час в процесі врівноваження беруть участь «реальні» ваги. Наведений приклад показав, що без застосування багаторазового врівноваження похибка калібрування становила би 0,6 або 0,4 ОМР, а при застосуванні – 0,1.
