4.2. Микропроцессор Pentium 4

Микропроцессор Pentium 4, выпущенный Intel в июне 2000 года, с одной стороны, являет собой продолжение линии микропроцессоров с архитектурой х86. Микропроцессор содержит 42 млн. транзисторов и производится по технологии КМОП 0,18 мкм (ядро Willamette) для тактовых частот от 1,4 до 1,7 ГГц и 0,13 мкм (ядро Northwood) с 6-слойной металлизацией для тактовых частот от 2 до 3,06 ГГц. Структура микропроцессора показана на рис. 26.

Рис. 26. Структура микропроцессора Pentium 4

Как и в других микропроцессорах шестого поколения, в Pentium 4 реализованы: гарвардская архитектура внутренней памяти с разделением потоков команд и данных; суперскалярная архитектура, обеспечивающая одновременное выполнение нескольких команд в параллельно работающих исполнительных устройствах; динамическое изменение последовательности команд; конвейерное исполнение команд; предсказание переходов.

К основным нововведениями архитектуры Pentium 4 можно отнести: работу с системной шиной, имеющей эффективную частоту 400 МГц; удвоение частоты работы блоков АЛУ микропроцессора; значительное увеличение длины исполнительного конвейера; использование кэш трассы команд в качестве кэш-памяти команд первого уровня; размещение кэш-памяти второго уровня на кристалле.

Раздельные потоки команд и данных поступают от системной шины через блок системного интерфейса и размещенную на кристалле процессора 8-входовую множественно-ассоциативную общую кэш-память второго уровня с обратной записью. Блок системного интерфейса реализует обмен процессора с системной шиной, включающей 64-разрядную двунаправленную шину данных и 41-разрядную шину адреса. Процессор может адресовать до 64 Гбайт внешней памяти.

Четырехкратная передача данных по шине за такт при частоте тактирования 100 МГц обеспечивает эффективную частоту работы шины 400 МГц и скорость передачи данных 3,2 Гбайт/с.

Дешифратор команд, совместно с памятью микропрограмм, осуществляет преобразование х86-команды в последовательность микрокоманд, помещаемых в кэш-память микрокоманд. Порядок размещения команд в этой памяти емкостью 12 000 микрокоманд соответствует последовательности их выполнения, с учетом предсказанных переходов.

Блок распределения регистров выполняет назначение каждому из логических регистров микрокоманд одного из 128 физических регистров, входящих в состав блоков регистров замещения (БРЗ).

Адреса выбираемых из памяти операндов вычисляются блоком формирования адреса данных (БФА), который реализует интерфейс с кэш-памятью данных первого уровня.

БФА формирует 48 адресов для загрузки операндов из памяти в регистр БРЗ и 24 адреса для записи из регистра в память для команд, еще не выбранных на выполнение. При обращении к памяти БФА выдает сразу два адреса: один для загрузки операнда в заданный регистр БРЗ, второй – для пересылки результата из БРЗ в память.

Суперскалярное ядро микропроцессора содержит конвейеризированные исполнительные блоки: ALU, FPU, ММХ. Причем целочисленные АЛУ работают на удвоенной частоте ядра процессора.

В Pentium 4 используется гиперконвейерная технология выполнения команд – число ступеней конвейера достигает 20. Благодаря разбиению цикла выполнения каждой команды на более мелкие этапы, каждый из которых может выполняться быстрее.

Блок SSE (Streaming SIMD Extensions – потоковое SIMD-расширение процессора, где SIMD (single instruction, multiple data – одиночный поток команд, множественный поток данных) – принцип компьютерных вычислений) позволяющий обеспечить параллелизм на уровне данных, реализует 144 новые команды, обеспечивающих одновременное выполнение операций над несколькими операндами, которые располагаются в памяти. В регистрах могут храниться и одновременно обрабатываться 2 числа в формате с плавающей точкой двойной точности (64 разряда) или 4 числа в формате одинарной точности (32 разряда).