3. Параметры и характеристики им

1.по реализуемой лог фун-ии.

- функциональный эл-т одноступенчатой лог (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ).

- функциональный эл-т двухступенчатой лог .

2. нагрузочная способность определяет кол-во входов идентичных микросхем, которая м.б. подключена к выходам каждого из них. N=I_вых/I_вх, N=10÷100.

3. коэффициент объедения по входу: M. – характеризует max кол-во входов функционального эл-та.

4. динамические параметры РИСУНОК τ_СР=( τ₀₁+ τ₁₀)/2. τ_Ф – время формирования. Уровни лог сигналов: 0 и 1. . Ниже 0,4В – «0», выше 2.4 В – «1».РИСУНОК. t_и-время импульса f_max-частота, f_max=1/T_min

5. помехоустойчивость – max допустимый уровень помехи на входе лог эл-та, который не изменяет значения на выходе U_вых=f(U_вх), U_п – U падения (угол 45). 6. напряжение питания (напряжение постоянного тока) U_пит

7. Мощность потребления P=∑I_iU_пит мощные лог схемы: 25÷250 мВт средней мощности: 3÷25 мВт малой мощности: 0,3÷3 мВт микроватные: 1÷300 мкВт нановатные: ≤1мкВт

8. Параметры надежности: P(0,t) – вероятность безотказной работы от 0 до t; T – среднее время работы (наработка на отказ); λ(t) – частота отказов на момент времени t; a(t) – интенсивность отказов на момент времени t. Статические характеристики: I_вх=f(U_вх), U_вых=f(U_вх). Динамические: P=f(f_раб), U_пот=f(τ_п)

13. Триггер Шмидта. Методика синтеза. Комбинационные схемы

1. Преобразуем ф-ию в СДНФ или составим табл истинности

2. Проводим минимизацию с помощью карт Карно или диаграмм Вейтча

3. Используем целые ф-ии или их части для построения др ф-ий

4. Полученное выражение переводим в нужный базис

5. Строим принципиальную электрическую схему

6. Проверяем работу полученной схемы с помощью временной диаграммы

Дана табица истинности: x1,x2,x3, f1…,f(инд.m). Карта Карно – это графическое представление таблицы истинности. Надо составить матрицу переходов 00, 10, 01, 11 в соответствии таблицы истинности и потом заполнять карту Карно. Карта Карно на 3 переменных – это уже пространственная фигура. Карта Карно на 4 переменных: 2(с.4)=16 клеток. Склеивается по горизонтальным и вертикальным сторонам. Между строками таблицы истинности и клетками в карте Карно существует взаимнооднозначное соответствие. Правила работы с картой Карно: 1) рядом стоящие клетки объединяются в группы, 2) групп должно быть как можно меньше. 3) группа должна быть как можно больше. 4) в группе должно быть 2(с.n) клеток, 5) группа должна быть прямоугольной, 6) группы между собой могут пересекаться – иметь общие клетки. Чтобы написать выражение: 1) из группы выбирают переменные, чьи значения в пределах группы не изменили свое значение, те которые поменяли – теряются, 2) если переменная =0, записываем ее с отрицанием, если =1, без отрицания. Если в группы объединяем единицы, то f=…, если нули, то f(в)=…

4. Классификация триггерных устройств

1. по функциональному назначению: RS-, T-, D-, DV-, JK- и т.д.

2. По способу записи информации в триггер: асинхронные (запись осуществляется непосредственно с поступления информационных сигналов на вход) и синхронные (запись осуществляется только при подаче синхроимпульса)

3. По способу управления информацией: со статическим управлением (изменение информации при наличии уровня) и с динамическим (запись информации при изменении уровня)

4. Одноступенчатые и многоступенчатые

кол-во различных схем N=5²ⁿ, n – количество сигналов на входе.

5. RS - триггер: асинхронный и синхронный (базис И-НЕ)

Асинхронный триггер – Тригер, у которого имеются только информационные(логические) входы. Срабатывает непосредственно за изменением сигнала на входах, не считая времени задержки.

Синхронный триггер - Триггер, который имеет не только информационные входы, но и синхронизирующий(тактирующий) вход. Такт – интервал времени между очередными срабатываниями. Длительность тактов не регламентируется.

Таблица истинности синхронного RS-триггера (И-НЕ)

Такт n			Такт n+1
С	RN	SN	QN+1
0 0 0 0 1 1 1 1	0 1 0 1 0 1 0 1	0 0 1 1 0 0 1 1	QN QN QN QN QN 0 1 н/о

Таблица истинности асинхронного RS-триггера (И-НЕ)

Такт n		Такт n+1
Rn	Sn	Qn+1
0 1 0 1	0 0 1 1	Qn 0 1 н/о

6. RS - триггер: асинхронный и синхронный (базис ИЛИ-НЕ)

Асинхронный триггер – Тригер, у которого имеются только информационные(логические) входы. Срабатывает непосредственно за изменением сигнала на входах, не считая времени задержки.

Синхронный триггер -Триггер, который имеет не только информационные входы, но и синхронизирующий(тактирующий) вход. Такт – интервал времени между очередными срабатываниями. Длительность тактов не регламентируется.

Таблица истинности синхронного RS-триггера (ИЛИ-НЕ)

Такт n			Такт n+1
С	Sn	Rn	Qn+1
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	Qn 0 1 Qn Qn Qn Qn Qn

Таблица истинности асинхронного RS-триггера (ИЛИ-НЕ)

Такт n		Такт n+1
Rn	Sn	Qn+1
0 1 0 1	0 0 1 1	Qn 1 0 н/о

7. MS-триггер.

Если в столбце Q^S+1 таблицы переходов проектируемого триггера имеется значение не Q^S, то Q и не Q является аргументом функций f1 и f2. Для обеспечения правильного переключения триггера в этом случае необходимо включить элементы задержки. Однако при построении триггеров на потенциальных элементах не могут быть использованы элементы задержки, содержащие реактивные компоненты, так как это накладывало бы ограничения на длительности входных сигналов триггера. В потенциальной системе элементов должна быть обеспечена правильная работа триггера при любой длительности входных сигналов, если она превышает некоторое минимально допустимое значение. В этом случае на элементах И-НЕ и ИЛИ-НЕ триггеры строят по MS-схеме или по схеме трех элементарных триггеров. Первый способ заключается в использовании двух элементарных ЗЭ: основного M-триггера и вспомогательного S-триггера. Структура однотактного MS-триггера:

Запись в М-триггер тактируется сигналом С, а в S-триггер - сигналом F. Передача информации из M-триггера в S-триггер осуществляется через вентили В. Наибольшее распространение получили MS-триггеры с инвертором в цепи С и MS-триггеры с запрещающими связями. Схемы указанных триггеров на элементах И-НЕ приведены соответственно на рис. 7 и рис. 8, где элементы 1, 2 образуют M-триггер, а элементы 5, 6 - S-триггер. Вентилями 3, 4 в схеме на рис. 7 управляют сигналы с выхода инвертора 7, а в схеме на рис. 8 - сигналы f1 и f2. По схеме на рис. 8 могут быть построены как синхронные, так и асинхронные триггеры. В схемах на рис. 7 и рис. 8 элементы И-НЕ могут быть заменены на элементы ИЛИ-НЕ. Триггеры, выполненные по MS-схеме, называют триггерами с потенциальной записью информации. Запись информации в M-триггеры осуществляется так же, как и в элементарные ЗЭ. Перепись информации из M-триггеров в S-триггеры осуществляется при снятии активного вектора входных сигналов триггера.

Пример.

RS-триггер синхронный двухступенчатый со статическим управлением.

8. T-триггер.

Так как у T-триггера в столбце QS+1 таблицы переходов имеется значение не QS, то структура только двухступенчатая (когда структура одноступенчатая, то это явл генератором).

Tn	Qn+1
1	Qn
0	!Qn

9. D-триггер

D-триггер – логическое устройство с двумя устойчивыми состояниями Q и не Q – триггер задержки (D – delay). Он осуществляет задержку сигнала на один такт (период следования синхросигналов). Как асинхронный D-триггер не находит применения из-за отсутствия режима хранения информации (Qt+1=Qt).

Cn	Dn	Qn+1
0	0	Qn
0	1	Qn
1	0	0
1	1	1

10. JK-триггер.

JK-триггер при комбинациях входных сигналов J=K=0, J=0 и K=1, J=1 и K=0 он работает, как RS-триггер (вход J соответствует входу S, a K - R), а при J=K=1 изменяет свое состояние на противоположное, т.е. работает как счетный триггер.

Jn	Kn	Qn+1
0	0	Qn
0	1	0
1	0	1
1	1	!Qn

Универсальный JK-триггер может использоваться как D, T и RS-триггер.

Cинхронный RS-триггер	Асинхронный Т-триггер
Синхронный Т-триггер	Синхронный D-триггер

11. DV-Триггер.

D-триггер с разрешаю-щим входом называют DV-триггером. При V= 1 он работает как D-триггер, а при V=0 сохраняет свое состояние. DV-триггер может быть синхронным и асинхронным.

DV-триггер это устройство с 2-мя устойчивыми противоположными значениями на выходе и D,V входами, работает по таблице истинности.

D	V	Qn+1
0	0	Qn
0	1	0
1	0	Qn
1	1	1