3.4 Вычислительные устройства

Каждый процессор семейства содержит три независимых полнофункциональных вычислительных устройства: арифметико-логическое устройство (АЛУ), умножитель/аккумулятор (MAC) и устройство барабанного сдвига (SHIFTER). Вычислительные устройства непосредственно работают с 16-битными данными и имеют аппаратную поддержку для работы с числами повышенной точности.

АЛУ выполняет стандартный набор арифметических и логических операций, а также примитивы деления. MAC выполняет умножение за один цикл, а также операции умножения/сложения и умножения/вычитания. Устройство барабанного сдвига производит арифметические и логические сдвиги, нормализацию и денормализацию, и экспоненциальные операции. В нем реализованы операции над числами в разных форматах, в том числе над числами с плавающей точкой, занимающими более одного слова. Вычислительные устройства организованы "бок о бок" ,а не последовательно, что позволяет результату работы любого устройства быть операндами любого другого устройства в следующем цикле. Шина внутренних результатов (R.) прямо соединяет вычислительные устройства с этой целью.

Все три вычислительных устройства содержат входные и выходные регистры, которые доступны через внутреннюю шину памяти данных (DMD). Вычислительные операции обычно берут операнды из входных регистров и помещают результат в выходной регистр. Эти регистры обеспечивают буферизацию между вычислительными устройствами и памятью. Шина внутренних результатов позволяет использовать результат предыдущего вычисления использовать непосредственно как операнд другой операции. Это исключает задержки в случае выполнения серий различных операций.

3.5 Генераторы адресов данных и счетчик команд

Два выделенных генератора адресов данных DAG (Data Address Generator) и многофункциональный счетчик команд обеспечивают эффективное использование вычислительных устройств. Генераторы адресов данных обеспечивают адреса памяти данных, когда данные пересылаются из выходных или во входные регистры. Каждый из двух генераторов запоминает до 4 адресных указателей. Когда указатель используется для косвенной адресации, он может автоматически модифицироваться значением в заданном регистре после исполнения инструкции. Имея 2 генератора адресов, процессор может генерировать 2 адреса за один цикл, что обеспечивает исполнение двухадресных инструкций.

С каждым указателем может быть ассоциирована длина для автоматической реализации кольцевых буферов. (Эта возможность также используется последовательными портами и аналоговым интерфейсом для автоматической передачи данных.)

DAG1 может генерировать адреса только для памяти данных. DAG2 может генерировать адреса как для памяти данных, так и для памяти программ. Также в выходном адресе DAGI может меняться порядок следования битов перед выдачей на шину адреса. Это облегчает адресации в алгоритмах radix-2 быстрого преобразования Фурье (FFT).

Счетчик команд формирует адреса инструкций для памяти программ. Он управляет регистром инструкции, который содержит исполняемую в данный момент команду. Регистр инструкции буферизует исполнение программы, команды загружаются в регистр инструкции в течение одного цикла, а исполняются в течение следующего, одновременно с загрузкой следующей инструкции. Чтобы минимизировать циклы ожидания, счетчик команд выполняет условные переходы, вызовы и возвраты из подпрограмм за один цикл. Он имеет внутренний счетчик вложенности циклов и стек циклов, что позволяет исполнять циклы без потерь времени.