![](/user_photo/2706_HbeT2.jpg)
- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
Представленная
на рис. 1 структурная схема однокристальной
вычислительной системы ВЕ48/ВЕ49/ВЕ50
содержит 8-разрядный центральный
процессор (ЦП8), управляющее ПЗУ,
внутреннее ОЗУ, 24 линии прямого
ввода-вывода (ВВ), представленные в виде
трех встроенных 8-разрядных портов (P1,
P2,
BUS),
три тестируемых входа
,
,
,
8-разрядный таймер/счетчикT
и логику одноуровневой системы прерываний
с двумя источниками запросов [3, 4].
Благодаря предусмотренным в схеме
средствам внешнего расширения возможны
вынос за пределы кристалла и (или) прямое
увеличение размеров управляющей памяти
до 4Кбайт, добавление дополнительного
блока внешнего ОЗУ данных в 256 байт и
16 линий ВВ (4 внешних 4-разрядных
двунаправленных портов, адресуемых
независимо друг от друга). Полученная
в итоге система называется расширенной.
Гарвардский принцип организации вычислительной среды предусматривает разделение памяти для хранения программ и данных. Память программ допускает только операцию считывания, память данных доступна и для записи, и для считывания.
Рис. 1. Схема однокристальной вычислительной системы ВЕ48/ВЕ49/ВЕ50
97) Структурная организация центрального процессора мк к1816ве48.
Центральный процессор. Основу процессора однокристального микроконтроллера составляет 8-разрядное арифметическо-логическое устройство (АЛУ), позволяющее выполнять арифметические, логические операции и операции сдвига над данными, представленными в двоичном коде, а также обрабатывать данные, представленные в двоично-десятичном коде. При этом в качестве одного из операндов выступает содержимое аккумулятора, который представляет собой 8-разрядный регистр, второй операнд (в случае двухоперандной операции) принимается с внутренней шины. Результат операции с выхода АЛУ через внутреннюю шину засылается в аккумулятор.
В состав ЦП также входят схема десятичной коррекции, счетчик команд, дешифратор и регистр команд, регистр слова состояния программы и схема условных переходов.
Десятичный корректор обеспечивает коррекцию результата при выполнении операции сложения двухразрядных десятичных чисел.
Счетчик команд PC предназначен для формирования текущего адреса местонахождения команды в памяти программ и содержит 12 разрядов. Старший разряд PC изменяется только программно.
Дешифратор команд представляет собой программируемую логическую матрицу, на вход которой поступает код команды с регистра команд, в котором осуществляется запись и хранение кода команды. С выхода дешифратора команд снимаются управляющие сигналы, осуществляющие выполнение этой команды.
Для выполнения условных переходов предусмотрена возможность использования ряда признаков. Некоторые из этих признаков записываются в триггерах регистра слова состояния программы PSW. Формат слова состояния программы приведен на рис. 2. Назначение разрядов следующее: разряды 0…2 – разряды указателя стека; разряд 3 не используется (при чтении всегда равен 1); разряд 4 – разряд, указывающий используемый банк рабочих регистров общего назначения (BS); разряд 5 – флаг пользователя (F0) (используется в командах условного перехода); разряд 6 – признак переноса AC из младшей тетрады в старшую (используется в команде десятичной коррекции); разряд 7 – признак переноса C, указывающий на переполнение аккумулятора после предыдущей операции.
Рис. 2. Формат слова состояния программы микроконтроллера ВЕ48
Входящий в состав PSW трехразрядный указатель стека обеспечивает организацию системного стека из восьми двухбайтовых ячеек. Стек служит для промежуточного хранения старшей тетрады PSW и определяемых текущим состоянием PC адресов возврата при обработке прерываний и вызовах подпрограммы. Набор признаков C, AC, F0, BS совместно с 12-разрядным PC образуют двухбайтовый объект, автоматически загружаемый в стек или выбираемый обратно при очередной операции над ним. При ограниченной глубине стека допускается до восьми уровней вложения, в противном случае возникает переполнение стека с переходов через границу не его начало.
Помимо входящих в слово состояния программы, существуют еще два флажка: MB – содержимое данного флажка определяет состояние старшего разряда PC и F1 – еще один флажок пользователя (наряду с F0).
Схема условных переходов предназначена для формирования сигналов управления ветвлением программы при выполнении команд условных переходов.