- •2. Сравнительная оценка базовых логических элементов
- •4. Типы корпусов микросхем
- •5. Условное графическое обозначение микросхем
- •6. Основы булевой алгебры
- •7. Аксиомы и законы булевой алгебры
- •8. Формы представления логических функций
- •12. Карты Карно для двух, трех, четырех и пяти переменных. Порядок минимизации функций с помощью карт Карно. Примеры минимизации
- •17. Комбинационные устройства: определение, методика проектирования
- •18. Шифраторы
- •19. Дешифратор
- •22, Преобразователи кодов
- •24, Мультиплексоры
- •25. Мультиплексорное дерево
- •27. Демультиплексоры
- •28. Сумматоры и полусумматоры
- •31. Многоразрядные двоичные сумматоры
- •33. Двоичные компараторы
- •35. Мажоритарный элемент
- •36. Программируемые логические матрицы
- •40. Реализация шифраторов, дешифраторов, мультиплексоров и демультиплексоров на плм
- •43. Последовательностные устройства: определение, основные типы устройств, методика проектирования
- •44. Триггеры
- •45. Классификация триггеров по функциональному назначению
- •46. Регистры
- •47. Регистры хранения
- •48. Регистры сдвига
- •49. Счетчики
- •50. Последовательные счетчики
- •51. Параллельные счетчики
- •52. Вычитающий и реверсивный счетчик
- •53. Декадный счетчик
- •64) Постоянные запоминающие устройства
- •65) Увеличение объема памяти запоминающих устройств
- •66) Назначение цап и ацп
- •67) Основные характеристики цап и ацп
- •68) Цап с матрицей взвешенных резисторов
- •69) Цап с матрицей r-2r
- •71) Области применения цап
- •72) Ацп времяимпульсного типа
- •73) Ацп с двойным интегрированием
- •74) Ацп параллельного преобразования (прямого преобразования)
- •75) Ацп последовательного счета (развертывающего типа)
- •76) Ацп следящего типа
- •77) Ацп последовательного приближения (поразрядного уравновешивания)
- •78) Области применения ацп
- •79) Схема выборки и хранения
- •85) Общая структура и принципы функционирования микропроцессорных систем
- •91. Способы адресации операндов. Особенности способов адресации.
- •92. Формат типовой команды микропроцессора. Одноадресные, двухадресные, и трехадресные команды. Классификация групп операций микропроцессора.
- •93. Команды пересылки. Команды арифметических и логических операций.
- •94. Команды сдвига. Команды сравнения и тестирования. Команды управления процессором.
- •95. Команды битовых операций. Операции управления программой.
- •96. Структурная схема, физический интерфейс и условное графическое обозначение однокристального микроконтроллера (мк) к1816ве48.
- •97) Структурная организация центрального процессора мк к1816ве48.
- •98) Организация памяти программ и данных мк к1816ве48.
- •99) Организация системы ввода-вывода мк к1816ве48.
- •100) Организация систем подсчета времени, прерываний и синхронизации мк к1816ве48.
- •101) Средства расширения памяти программ мк к1816ве48: интерфейс, схе-мы подключения, временные диаграммы.
- •102) Средства расширения памяти данных мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
- •103) Средства расширения ввода-вывода мк к1816ве48: интерфейс, схемы подключения, временные диаграммы.
77) Ацп последовательного приближения (поразрядного уравновешивания)
Проиллюстрируем работу данного АЦП на примере упрощенной структурной схемы, показанной на рис. 7.14. Основой устройства является регистр последовательных приближений (РПП). Алгоритм его работы следующий. По каждому импульсу ГТИ РПП последовательно, начиная со старшего разряда, формирует на выходах Q сигнал логической 1, который в зависимости от сигнала, поступающего на его управляющий вход с выхода компаратора, либо остается неизменным, либо заменяется сигналом логического 0.
Рис. 7.14. Структурная схема АЦП последовательного приближения
Работу АЦП рассмотрим с использованием временных диаграмм, приведенных на рис. 7.15.
Рис. 7.15. Временные диаграммы работы АЦП последовательного приближения
В момент по сигналу «Пуск» в выходной статический регистр РПП, выполненный наRS-триггерах записывается код, содержащий единицу только в старшем разряде. Этот код при помощи ЦАП преобразуется в напряжение, которое на входе компаратораDA сравнивается с входным напряжением устройства. Если , то на выходе компаратора формируется единичный сигнал, если– то нулевой сигнал.
Одновременно сигналом «Пуск» в младший разряд сдвигового регистраDD1 РПП по фронту ГТИ также записывается сигнал логической единицы. Этот сигнал открывает логический переключатель на элементе 2И и выходной сигнал компаратора передается на входR триггера . При этом, если, то триггерсбрасывается и на выходе РПП формируется нулевой код. В противном случае () триггеростается установленным и на выходе РПП сохраняется код с единицей в старшем разряде.
Следующий фронт ГТИ сдвигает код, записанный в DD1 влево. В результате этого сигнал логической единицы перемещается в его первый разряд (), что устанавливает триггер. На выходе РПП формируется код, содержащий единицу в разряде, а на выходе ЦАП – новое значение напряжения, равное. Это напряжение также сравнивается с. Так как сигнал логической единицы присутствует только на выходерегистраDD1, то выходной сигнал компаратора DA может воздействовать на вход R только триггера . При этом, если, тосбрасывается, а если– триггер остается установленным.
Следующий импульс ГТИ сдвигает код, записанный в DD1 влево и процесс продолжается аналогично описанному до тех пор, пока сигнал логической единицы не достигнет старшего разряда регистраDD1. В этом случае по импульсу ГТИ регистр DD1 устанавливается в нуль и процесс преобразование завершается. Искомое значение выходного кода считывается с выхода РПП.
Из приведенного алгоритма следует, что число импульсов, необходимое для выполнения преобразования, равно разрядности выходного кода АЦП, т.е. время преобразования
(7.22)
Очевидно, что это время не зависит от входного напряжения и существенно меньше времени, необходимого для преобразования в АЦП последовательного счета.
Ввиду своей достаточной простоты и хорошего быстродействия данный тип АЦП находит широкое применение при разработке интегральных схем.