Сапр фирмы xilinx

Фирма XILINX параллельно с ПЛИС предоставляет разработчику САПР: XILINX Foundation Series, XILINX Alliance Series, WebPack, WebFitter.

Наиболее развитым средством является пакет программ XILINX Foundation Series, который представляет собой систему сквозного проектирования, позволяющую реализовать все этапы разработки цифровых устройств и систем на базе ПЛИС.

Система проектирования XILINX Foundation Series реализует следующие возможности:

• поддержка различных методов описания проектируемых устройств (графических и текстовых);

• наличие схемотехнического редактора, укомплектованного набором обширных библиотек;

• интеллектуальные средства создания HDL-описаний, формирующие шаблоны на основании информации, предоставляемой пользователем, для языков описания аппаратуры VHDL, Verilog и ABEL HDL;

• высокоэффективные средства синтеза HDL-проектов, поддерживающие языки VHDL, Verilog и ABEL HDL, с возможностью оптимизации;

• развитые средства верификации проекта, позволяющие сократить полное время разработки устройства за счет обнаружения возможных ошибок на более ранних стадиях проектирования и сокращения длительности и количества возможных итераций;

• автоматические средства трассировки проекта в кристаллы различных семейств ПЛИС XILINX с учетом оптимизации проекта по различным параметрам;

• средства программирования кристаллов семейств ПЛИС XILINX, выполненных по различной технологии (CPLD и FPGA), поддерживающие несколько типов загрузочных кабелей JTAG-интерфейса;

• удобный для разработчика пользовательский интерфейс и наличие в каждом модуле пакета справочной системы, сокращающие время освоения САПР.

Рассмотрим состав программных модулей XILINX Foundation Series.

Project Manager - графическое средство управления основными модулями проекта интегрированной среды.

Schematic Editor - графический редактор позволяющий осуществлять ввод логической схемы проекта. Ввод схемы может производиться на основе стандартных и параметризованных библиотек логических элементов.

Synthesis Timing Analyzer - анализатор функциональных и временных параметров проекта.

LogiBLOX - графическое средство создания параметризованных и оптимизированных под конкретную архитектуру логических элементов. Применяется в тех случаях, когда стандартные библиотечные модули не удовлетворяют по функциональному назначению или имеют большую избыточность.

Flow Engine – средство отображения этапов размещения проекта в кристалл. Упаковка проекта состоит из трансляции входного файла универсального формата во внутренний формат; разбиения логики по КЛБ (конфигурационный логический блок); размещения по кристаллу элементов логики и связей; создания конфигурационного файла для загрузки в кристалл; создания отчета о статических временных параметрах и создания файла для моделирования с учетом временных задержек в форматах VHDL, Verilog, EDIF или XNF.

Synthesis Constraints Editor - редактор ограничений, накладываемых на проект, написанный на VHDL/Verilog перед синтезом.

Synopsys FPGA Express Synthesis - программа синтеза  проектов, написанных на VHDL/Verilog

HDL Design Tools - набор утилит для упрощения ввода проекта на языках высокого уровня VHDL/Verilog, включающий в себя текстовый редактор, мастер готовых шаблонов основных конструкций языка, проверку синтаксиса, редактор диаграмм состояний

ABEL Synthesis - модуль синтеза проектов, написанных на Abel

Simulator (Functional and Timing)- графический редактор позволяющий произвести моделирование до трассировки и после.

Design Manager - интерфейсный модуль, осуществляющий управление всеми средствами автоматической трассировки и дающий пользователю доступ к ним 

CORE Gen - встроенный модуль генерации параметризованных и оптимизированных под конкретную архитектуру модулей, выполняющих сложные функции, например такие модули как корреляторы, фильтры, спектральные преобразования и т.д.

Floorplanner - графическое средство позволяющее контролировать процесс автоматического размещения логики в кристалл FPGA или полностью "вручную" произвести размещение.

FPGA Editor - графическое средство позволяющее просмотреть и отредактировать результаты размещения логики и связей, а также "вручную" спроектировать кристалл FPGA на уровне КЛБ и линий связи.

Hardware Debugger - программа загрузки и верификации проекта с компьютера

PROM Files Formatter - программа создания конфигурационного файла для хранения в последовательных или параллельных ПЗУ. Доступно три формата MCS, EXO, TEX. Для микропроцессорной загрузки формируется файл в формате HEX.

Дистрибутив пакета инсталлируется на магнитный диск автоматически, с возможностью выбора требуемой пользователю конфигурации.

Перечисленные выше программные модули позволяют осуществлять проектирование цифровых устройств и систем любой функциональной сложности.