1. Реализация цифровых устройств на основе программируемой логики

1.1. Обзор программируемых логических интегральных схем и интегральных схем гибкой логики

Специализированные цифровые устройства обработки данных в системах телекоммуникаций реализуются в настоящее время на основе выполненных по высококачественной КМДП - технологии интегральных схем. Тактовые частоты работы таких схем достигают 200 - 400 МГц. При этом для достижения максимальной производительности цифровых вычислителей на основе таких схем используется принцип построения архитектуры вычислителя на основе конкретных специальных требований по реализации разработанного проектировщиком алгоритма ("определяемая пользователем логика"), что минимизирует аппаратные затраты и повышает производительность обработки данных таким устройством.

В настоящее время производимые в мире цифровые интегральные схемы с "определяемой пользователем логикой" подразделяются на следующие категории:

- программируемые пользователем логические интегральные схемы (ПЛИС);

- масочные программируемые ИС;

- ИС на основе базовых матричных кристаллов;

- полностью заказные ИС.

Семейства интегральных схем первых двух категорий обычно называют полузаказными ИС, так как в процессе их производства только несколько (не более трех) масочных слоев выполняется по спецификациям пользователя, остальные же разработчик аппаратуры может программировать у себя на рабочем месте. ИС последних двух категорий называют заказными ИС, так как в процессе их производства все масочные слои, формирующие логику работы устройства, выполняются на заказ по спецификациям пользователя.

Высокопроизводительные семейства ПЛИС и ИС гибкой логики могут быть классифицированы, как "программируемая разработчиком логика". Такие схемы позволяют проектировщикам систем разрабатывать собственные логические блоки, удовлетворяющие индивидуальным требованиям конкретной системы.

Б ольшинство ПЛИС основано на архитектуре программируемых логических матриц (ПЛМ), т.е. включают в себя матрицу вентилей "И", соединенных с матрицей элементов "ИЛИ" (рис.1.1). При этом учитывается тот факт, что любое логическое выражение может быть преобразовано в эквивалентную форму логической суммы произведений (минимальной дизьюнктивной нормальной формы МДНФ) [5] и таким образом реализовано на основе архитектуры матриц элементов "И" и "ИЛИ". Кроме ПЛМ архитектура большинства ПЛИС включает в себя выходные макроячейки, содержащие регистры, защелки и каскады обратной связи, что позволяет разработчику формировать не только комбинационную логику, но и последовательные логические функции, реализуя различные автоматы.

Количество и расположение программируемых соединений (перемычек) между матрицами "И" и "ИЛИ", а также между входными и выходными блоками, определяется на этапе изготовления архитектурой конкретной ИС семейства. В зависимости от вида логической функции разработчик определяет на этапе программирования ИС, какие из этих соединений оставить, а какие разорвать. Способность программировать эти соединения достигается различными технологиями выполнения элементов памяти соединений, среди них - плавкие перемычки, элементы постоянного запоминающего устройства с ультрафиолетовым стиранием (ППЗУ), элементы электрически программируемого и стираемого ПЗУ (ЭППЗУ) или элементы статического ОЗУ.

Технология программирования пользователем ПЛИС очень похожа на технологию программирования ППЗУ или ЭППЗУ. Пользователь может приобрести ПЛИС, использовать имеющуюся на его персональном компьютере (ПК) систему автоматизированного проектирования (САПР) ИС и собственноручно в течение нескольких часов разработать заказную ИС.