2.8 Сумматоры
Сумматоры – это комбинационные устройства функционального назначения, предназначенные для сложения двух двоичных чисел.
К их числу относятся:
сумматоры по модулю два (исключающая ИЛИ);
полусумматоры (суммирование двух одноразрядных двоичных чисел);
полный сумматор (устройство суммирующее два N разрядных двоичных числа).
Примеры сумматоров
Полный
одноразрядный сумматор ИМ1 комбинационного
типа реализует функцию суммирования
входных переменных А, В, Р1 и функцию
переноса Р2. Логическая структура
сумматора (рис. 2.39) включает входную
логику, схему формирования суммы (и ее
инверсии) и схему переноса. При поступлении
высокого уровня только на один из входов
сумматора (А, В или Р1) сигнал переноса
будет отсутствовать (Р2-1), выходной
инвертор схемы формирования суммы будет
закрыт и на выходе будет высокий уровень
(S=1). При поступлении на вход сумматора
высокого уровня от двух слагаемых,
.схемой переноса вырабатывается сигнал
переноса (Р2=0), и на выходе сумматора
будет сформирован низкий уровень (S=0)
При поступлении на вход сумматора всех
трех слагаемых с высоким уровнем на
выходах схемы установится низкий уровень
(по выходу переноса Р2) и высокий уровень
(по выходу суммы S). Сумматор ИМ1 обладает
широкими логическими возможностями.
Входные цепи сумматора позволяют
выполнять операции суммирования, как
с входными переменными, так и с их
инверсиями, а при использовании входов
A3, ВЗ реализовать схему «Монтажное ИЛИ».
Управление по входам ВЗ (1) и A3 (10)
осуществляется от ИС с открытым
коллекторным выходом. Микросхема ИМ1
предусматривает дополнительный выход
для формирования инверсного значения
суммы. Указанные особенности сумматора
позволяют на его основе строить
многоразрядные сумматоры, работающие
в режиме сложения или вычитания. При
построении многоразрядных сумматоров
вход С1 первого разряда подключается к
источнику напряжения низкого уровня.
Сумма слагаемых с нечетных разрядов
снимается с выхода S, с четных ‑ с
выхода S. Для реализации многоразрядных
вычитателей вход Р1 первого разряда
подключается к источнику напряжения
высокого уровня, а слагаемое В подается
на инвертированные входы, благодаря
чему операция вычитания заменяется
операцией сложения с отрицательным
числом
.
Режим работы приведен в табл. 2.15.
Таблица 2.15.
|
Входы |
Выходы | ||||
|
|
B |
A |
|
|
|
|
0 |
0 |
0 |
1 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
|
0 |
1 |
1 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
1 |
0 |
0 |
1 |
Рис. 2.39. Логическая структура микросхемы ИМ1
Полный 4-разрядный сумматор ИМЗ (рис. 2.40) выполнен по схеме многоразрядного сумматора с последовательным переносом. Логическая структура каждого разряда, сумматора аналогична структуре ИС ИМ1. Входная логика, благодаря которой из ИМ1 можно осуществлять построение различных арифметических устройств без применения других ИС, в ИС ИМЗ отсутствует, так как соединение разрядов постоянно. Режимы работы ИМЗ приведены в табл. 2.16.
Таблица 2.16.
|
Выходы |
Выходы | ||||||||||
|
|
|
| |||||||||
|
A1(A3) |
B1(B3) |
A2(A4) |
B2(B4) |
S1(S3) |
S2(S4) |
P2(P4) |
S1(S3) |
S2(S4) |
P2(P4) | ||
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 | ||
|
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 | ||
|
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 | ||
|
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 | ||
|
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 | ||
|
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 | ||
|
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 | ||
|
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 | ||
|
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 | ||
|
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 | ||
|
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 | ||
|
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 | ||
|
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 | ||
|
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 | ||
|
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 | ||
|
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 | ||
(
)
(
)
Рис. 2.40. Логическая структура микросхемы ИМ3