3. Выбор элементов
В данном курсовом проекте мы постараемся достичь малого времени задержки. Для этого используем микросхемы ТТЛ серии:
DD1, DD2, DD4, DD6,DD7 выберем КР1531ЛЕ1
Характеристики:
|
U0вых |
U1вых |
I0вх |
I1вх |
I1пот |
I0пот |
t1,0зд.р. |
t0,1зд.р. |
P0пот |
P1пот |
|
В |
В |
мА |
мА |
мА |
мА |
нс |
нс |
мВт |
мВт |
|
0,5 |
2,7 |
-0,6 |
0,02 |
5,6 |
13,0 |
3,5 |
4,8 |
17,1 |
7,4 |
нс
DD3, DD5 выберем Л155ЛЕ4
Его характеристики:
|
U0вых |
U1вых |
I0вх |
I1вх |
I1пот |
I0пот |
t1,0зд.р. |
t0,1зд.р. |
P0пот |
P1пот |
|
В |
В |
мА |
мА |
мА |
мА |
нс |
нс |
мВт |
мВт |
|
0,4 |
2,4 |
-1,6 |
0,04 |
16 |
26 |
11 |
15 |
17,1 |
7,4 |
нс
4. Анализ полученной схемы
Коэффициент сложности
N2или-не=5,
N3или-не=2.
N= N2или-не+N3или-не=7
Время задержки
Путь: DD1.1DD3.1DD2.3DD6.3DD7.1DD7.2
Т=4,15+13,0+4,15+4,15+4,15+4,15=5*4,15+1*13,0=33,75 нс
Потребляемая мощность
мВт
P=7*12,25=85.75 мВт
Эффект “гонки сигналов”
В данной схеме, эффект “гонки сигналов” отсутствует, т.к. все ветви цепи имеют одинаковое количество элементов каждого типа, а следовательно и имеют одинаковую задержку сигнала.
5. Заключение
Проверим схему порогового устройства с помощью пакета Micro-Cap 7.0.

Полученная временная диаграмма полностью соответствует исходной таблице истинности, следовательно, схема функционирует правильно.
В итоге мы получили пороговое устройство, спроектированное с расчетом на высокое быстродействие, имеющее время задержки сигнала Т=33,75 нс и потребляемую мощность P=85.75 мВт.
6. Список литературы
1. Цифровые и аналоговые интегральные микросхемы: Справочник./ Под ред. С. В. Якубовского. – М.: Радио и связь, 1990.
2. Богданович М. И., Цифровые интегральные микросхемы. – М.: Справочник, 1996. –605 с.

