Архитектура шины pci Express
Архитектура PCI Express состоит из уровней, что облегчает кросс-платформенный дизайн.
В самом низу находится физический уровень (Physical Layer). Основной физический принцип связи PCI Express заключается в использовании двух дифференциальных сигналов с низким напряжением для приёма и для передачи. Встраивание сигнала данных с помощью схемы кодирования 8/10b позволяет достичь высоких скоростей передачи. Изначальная пропускная способность составляет 2,5 Гбит/с в каждом направлении, причём по мере развития кремниевых технологий скорость передачи будет расти. Возможно достижение пропускной способности 10 Гбит/с в обоих направлениях.
Одна из наиболее впечатляющих функций PCI Express заключается в возможности масштабирования скорости, используя несколько линий передачи. Физический уровень поддерживает ширину шины X1, X2, X4, X8, X12, X16 и X32 линий. Передача по нескольким линиям прозрачна для остальных слоёв.
Канальный уровень (Data Link Layer) гарантирует надёжную передачу и целостность данных для каждого пакета, переданного по связи PCI Express. Помимо использования нумерации пакетов и контрольной суммы CRC канальный уровень применяет протокол управления потоком с разрешениями на передачу, который передаёт данные только в случае готовности буфера приёма на принимающей стороне. В результате этого число повторов пакетов снижается, что позволяет более эффективно использовать пропускную способность шины. Ошибочные пакеты передаются повторно.
Уровень транзакций (Transaction Layer) создаёт пакеты и передаёт информацию от программного уровня на канальный уровень в виде отдельных транзакций. Каждый пакет имеет уникальный идентификатор, также уровень поддерживает 32-битную или расширенную 64-битную адресацию памяти. Дополнительные функции включают "no-snoop", "relaxed ordering" и установку приоритетов, что позволяет осуществлять маршрутизацию и задавать качество обслуживания QOS.
Более того, уровень транзакций знаком с четырьмя адресными пространствами: память, пространство ввода/вывода, конфигурационное пространство (три этих пространства уже существовали в спецификации PCI) и новое пространство сообщений Message Space. Последнее позволяет заменить сигналы боковой полосы частот (side-band) в спецификации PCI 2.2 и убрать все "специальные циклы" старого формата. Сюда относятся прерывания, запросы управления энергосбережением и сброс.
Наконец, программный уровень (Software Layer) отвечает за программную совместимость. Процесс инициализации и работы с устройствами шины остался неизменным по сравнению с PCI, что позволяет существующим операционным системам поддерживать PCI Express без всяких изменений. Устройства нумеруются таким образом, чтобы операционная система смогла обнаружить их и выделить необходимые ресурсы, в то время как работа с шиной построена на модели PCI загрузка-сохранение с разделяемой памятью. Впрочем, нам ещё предстоит увидеть, будет ли требоваться модификация на самом деле, поскольку "поддержка PCI Express" заявлена как одна из функций следующей операционной системы Microsoft с кодовым названием Longhorn. Тонкий намёк, что предыдущие операционные системы могут и не поддерживать PCI Express.
Среди других инноваций следует отметить использование отсеков устройств, позволяющих осуществлять "горячую замену".
Поскольку PCI Express обеспечивает скорость передачи 200 Мбайт/с уже при ширине X1, шина является очень эффективным решением по отношению стоимость/число контактов.
Схематическое изображение слоев в архитектуре шины изображено на рисунке 3
Рисунок 3
Внешний вид шины изображен на рисунке 4
Рисунок 4
Заключение