Порядок виконання роботи

1 Дослідити роботу чотирирозрядного паралельного і чотирирозрядного послідовного регістрів на мікросхемі К155ИР1 (карти ІІІ – 1 і ІІІ – 2). Числа, які записані в регістр, аналізувати в двійковій і шістнадцятковій системах числення. Навчитися записувати в регістр будь-які наперед задані двійкові, двійково-десяткові та шістнадцятковій числа.

2 Дослідити роботу універсального зсуваючого регістра в режимі перетворення форми подання чисел із послідовної в паралельну і навпаки згідно з картою ІІІ – 3. Частину схеми, яка відноситься до суматора (D2) та дешифратора (D3), не аналізувати.

Обробка результатів досліджень

1 Пояснити роботу чотирирозрядного паралельного регістра на мікросхемі К155ИР1.

2 Пояснити роботу чотирирозрядного послідовного регістра на мікросхемі К155ИР1.

3 Пояснити роботу універсального зсуваючого регістра.

Зробити висновки про виконану роботу.

КОНТРОЛЬНІ ЗАПИТАННЯ

1 Поясніть призначення регістрів в цифрових пристроях.

2 Приведіть подібності та відмінності у внутрішній структурі, в логіці роботи паралельних і послідовних регістрів.

3 З якою метою і яким чином здійснюють перетворення чисел із послідовної форми в паралельну і навпаки?

4 Які входи може мати регістр пам’яті?

5 Які керуючі входи повинен мати зсуваючий регістр?

Лабораторна робота № 4

Дослідження основних комбінаційних

Логічних пристроїв

Мета роботи

Вивчити будову та принцип дії дешифраторів, шифраторів, мультиплексорів, демультиплексорів та перетворювачів кодів на постійних запам’ятовуючих пристроях (ПЗП).

ОСНОВНІ ТЕОРЕТИЧНІ ВІДОМОСТІ

Комбінаційні логічні пристрої – це такі пристрої, в яких вихідні функції однозначно визначаються вхідними функціями в той самий момент часу. Будь-який комбінаційний логічний пристрій використовує основні логічні операції І, НЕ, АБО. Але при цьому, будь-який логічний пристрій можна реалізувати виключно на елементах І–НЕ та АБО–НЕ.

за допомогою тотожностей алгебри логіки можна виконати комбінаціями операцій І–НЕ всі основні операції: І, НЕ, АБО.

Операція НЕ – записується . Операція І–НЕ записується рівнянням .Але . Якщо прийняти (тобто з’єднати входи елементів І–НЕ), тоді отже, елемент І–НЕ на рисунку 4.1, а із з’єднаними входами виконує операцію НЕ.

а) б)

в)

Рисунок 4.1 – Схемне вирішення операцій І, НЕ, АБО комбінаціями операцій І–НЕ

Операція І записується рівнянням (для елемента з двома входами) і може бути реалізована двома елементами І–НЕ, з’єднаними за схемою на рисунку 4.1,б. В цій схемі

.

Операція АБО записується рівнянням і може бути реалізована елементами І–НЕ за схемою, зображеною на рисунку 4.1,в. В цій схемі .

На рисунку 4.2 показані позначення дешифратора з чотирма входами та його таблиця істинності. Дешифратор–це комбінаційно-логічна схема яка, для кожної комбінації кодів на вході формує логічний сигнал “1” (або “0”) лише на одному виході. Дешифратор формує логічну одиницю на тому виході, номер якого відповідає десятковому значенню двійкового числа на вході. Наприклад, якщо тоді двійкове число 0101 має значення 5 в десятковому коді і на п’ятому виході дешифратора отримується Y₅=1.

а)

б)

Рисунок 4.2 – Схема дешифратора з чотирма входами (а)

та його таблиця істинності (б)

Дешифратори використовуються для перетворення двійкового коду в десятковий, а також для селекції певної мікросхеми, наприклад, мікропроцесором. Якщо вхід елемента DC під’єднати до лічильника імпульсів, тоді отримаємо розподілювач імпульсів, який буде подавати селекційні сигнали на виходи, відповідно до кількості поданих імпульсів.

Крім дешифраторів, які перетворюють код в логічну одиницю, використовують і дешифратори з вихідним кодовим сигналом. Такі дешифратори застосовуються для керування знаковими індикаторами.

Рисунок 4.3 – Схема підрахунку та відображення кількості імпульсів за допомогою семисегментного індикатора

На рисунку 4.3 зображена схема підрахунку та відображення кількості імпульсів за допомогою семисегментного індикатора HL, а в таблиці 4.1 показані стани виводів двійково-десяткового дешифратора, який керує семисегментним індикатором. Якщо на вхід лічильника DD1 (СТ2) подано дев’ять імпульсів, то на його виходах формується двійковий код 1001, який відповідає у десятковому коді числу 9. Відповідно до цього вхідного коду на виході дешифратора DD2 (DC) утворюється код 11110110 і на всі сегменти індикатора HL, крім сегментів е та h, подається напруга, що призводить згідно із схемою на рисунку 4.3 до свічення сегментів a, b, c, d, f, g та утворення індикатором зображення цифри“9”.

Таблиця 4.1

Шифратори виконують зворотну операцію і перетворюють сигнал, що подається на один або декілька його входів, у вихідний паралельний двійковий код.

Мультиплексори і демультиплексори – це цифрові багатопозиційні перемикачі (комутатори). У мультиплексора декілька входів і один вихід. Якщо на його входи одночасно поступають різні сигнали, тоді будь-який з них можна передати на єдиний вихід. Для цього на керуючі входи (входи селекції) необхідно подати двійковий код адреси вибраного інформативного входу. Демультиплексори – це перемикачі з одним входом і декількома виходами.

На рисунку 4.4, а показане позначення мультиплексора на чотири входи, а на рисунку 4.4,б – його спрощена схема. При наявності на адресних входах А₀, А₁ мультиплексора сигналів А₀ =0, А₁ = 0, мультиплексор з’єднує вихід Y з входом X₀ , що і показано на рисунку 4.4,б. Якщо ж А₀ = 1, А₁ = 0, тоді Y = X₁ ; якщо А₀ = 0, А₁ = 1, тоді Y = X₂ і при А₀ = 1, А₁ = 1, тоді Y = X₃ .

а) б)

Рисунок 4.4 – Умовне позначення мультиплексора (а) та його спрощена схема (б)

Робота мультиплексора описується логічним рівнянням:

Мультиплексори застосовують у мікроелектронних та мікропроцесорних пристроях.