- •Введение
- •1. Разработка структуры микропроцессорной системы
- •1.1 Состав микропроцессорной системы
- •1.2 Обоснование выбора способа организации связей между элементами мпс
- •2. Разработка функциональной схемы
- •2.1 Описание заданного типа микропроцессора
- •2.2 Проектирование модуля озу
- •2.3 Проектирование модуля пзу
- •РРис.3.
- •2.4 Обмен информации внутри ядра мпс
- •3. Описание и разработка схемы ввода - вывода
- •4. Разработка схемного и программного вывода слова на элементах индикации
- •5. Разработка электрической принципиальной схемы
- •6. Описание системы команд и формата команд заданного микропроцессора
- •6.1 Команды заданного микропроцессора:
- •Заключение
- •Литература
4. Разработка схемного и программного вывода слова на элементах индикации
Данные элементов индикации хранятся в ПЗУ и указаны в таблице 3. Для вывода точки на матрицу необходимо на один из выходов подать “1”. Для данного типа задания необходим демультиплексор с 7 выходами и матрица 5х7
Кодировка в двоичном коде букв на элементах индикации
Таблица 4.
Ф |
01110 10101 10101 10101 01110 00100 00100 |
Е |
11111 10000 10000 11110 10000 10000 11111 |
Д |
00110 01010 01010 01010 01010 11111 10001 |
О |
01110 10001 10001 10001 10001 10001 01110 |
Р |
11110 10001 10001 11110 10000 10000 10000 |
О |
01110 10001 10001 10001 10001 10001 01110 |
В |
11110 10001 10001 11110 10001 10001 11110 |
mov dx, ffffh
mov cx, 07h
mov bx, 1000h
m1: mov si, 07h
m2: mov ax, [bx]
out dx, ax ; Вывод bx на ax
add bx, 01h ; bx=bx+1
sub si, 01h ; dx=dx-1
cmp si, 00h ; Сравнение dx с 0
jne m2 ; Если = 0, то переход на m2, если нет, то идем дальше
sub cx, 01h ; cx=cx-1
cmp cx, 00h ; сравнение cx с 0
jne m1 ; Если = 0, то переход на m1, если нет, то идем дальше
m3: hlt
5. Разработка электрической принципиальной схемы
Генератор тактовых сигналов 8284 – Это интегральная схема изготовляется по ТТЛШ – технологии и обеспечивает генерацию тактового сигнала, при использовании кварцевых резонаторов, имеющих резонансные частоты.
Для дешифрации адресного пространства используется:
Дешифратор, микросхема логического типа “И” КС531ЛИ1, микросхема логического типа “НЕ” КР531ЛН1, микросхема типа “ИЛИ” КР531ИР22.
Процессорный модуль построен: регистр К1553ИР22, процессор 1810BM86, шинный формирователь К1533АП5, счетчики 4 штуки К1533ИЕ7.
Интерфейс ввода вывода: контроллер прямого доступа к памяти К580ВТ57.
Модуль ОЗУ и ПЗУ: ОЗУ две микросхемы КР537РУ17, ПЗУ четыре микросхемы К541РТ2.
Электрическая принципиальная схема представлена на третьем листе графической части.
Обозначение микросхем на электрической принципиальной схем
Таблица 5.
Поз. обозначение |
Наименование |
Количество |
Примечание |
|
Микросхемы |
|
|
DD1 |
8284 |
1 |
Генератор |
DD2 |
1810BM86 |
1 |
Процессор |
DD3 |
К580ВТ57 |
1 |
Контроллер ПДП |
DD4 – DD7 |
К541РТ2 |
4 |
ПЗУ |
DD8, DD9 |
КР537РУ17 |
2 |
ОЗУ |
DD10, DD11 |
К1553ИР22 |
2 |
Регистр RG |
DD12 – DD15 |
К1533АП5 |
4 |
Шинный формирователь BD |
DD18 |
КР1533ИД7 |
1 |
Микросхема логического типа “И-НЕ” |
DD16, DD20, DD21 |
КР531ИР22 |
3 |
Микросхема логического типа “ИЛИ” |
DD17,DD19, DD22,DD23 |
КР531ЛН1 |
4 |
Микросхема логического типа “НЕ” |