- •Дискретные элементы и дискретные устройства: понятия, свойства, класс-я
- •Функции алгебры логики. Понятие базиса. Теорема Поста-Яблонского.
- •Минимальный базис. Теорема о полноте системы фал (свойства полной системы).
- •Делители частоты. Понятие, принципы построения.
- •Минимизация фал. Минимизация при помощи карт Карно.
- •Минимизация фал. Минимизация методом Квайна.
- •Минимизация фал. Метод существенных переменных.
- •Опасные состязания в комбинационных схемах. Способы исключения
- •Минимизация фал. Минимизация методом Квайна — Мак-Класки. См 12
- •Синхронные конечные автоматы. Особенности синтеза. Сравнение с асинхронными конечными автоматами.
- •Минимизация неполностью заданных фал. Метод Квайна для неполностью заданных фал.
- •Критические состязания элементов памяти. Способы исключения критических состязаний.
- •Минимизация неполностью заданных фал. Метод Квайна–Мак-Класки для неполностью заданных фал.
- •Состязания в комбинационных схемах. Опасные состязания в комбинационных схемах.
- •Состязания элементов памяти. Критические состязания элементов памяти и их исключение.
- •Синтез фал в различных базисах. Реализация фал в базисе и-не.
- •Конечные автоматы. Графический метод синтеза. Этапы синтеза.
- •Синтез фал в различных базисах. Реализация фал в базисе или-не. Нарисовать от руки
- •Разложение булевых функций. Методы упрощения контактных схем.
- •Конечные автоматы. Классификация.
- •Шифраторы, дешифраторы, преобразователи кодов: назначение, реализации.
- •Конечные автоматы. Классификация.
- •Конечные автоматы. Описание и способы задания.
- •Мультиплексоры и демультиплексоры. Понятие, структуры, способы синтеза.
- •Регистры. Сдвигающие регистры: пример реализации и принцип действия.
- •Синтез фал на мультиплексорах. Алгоритм синтеза фал на синхронных мультиплексорах.
- •Регистры: назначение, классификация, области применения. Регистры памяти: пример реализации и принцип действия.
- •Синтез фал на мультиплексорах. Алгоритм синтеза фал на асинхронных мультиплексорах. (2 стр 24)
- •Теорема о полноте системы фал. Формулировка, пояснения на примерах. Понятие базиса.
- •Триггеры: структура, принципы построения, классификация.
- •Сумматоры: понятие, классификация, принципы построения.
- •Сумматоры: двоично-десятичный сумматор.
- •Реализация схем вычитания на сумматорах.
- •Динамические триггеры. Особенности включения и функционирования.
- •Статические триггеры. Схемы, особенности функционирования.
- •Счетчики. Классификация. Синтез счетчиков с последовательным переносом.
- •Счетчики. Классификация. Синтез счетчиков с параллельным переносом.
Мультиплексоры и демультиплексоры. Понятие, структуры, способы синтеза.
Мультиплексор – это устройство, предназначенное для коммутации одного из информационных входов D0, D1, ..., Dn, адрес которого задается на управляющих входах А1, А2, ..., Аk (причем n=2k ‑ 1) на выход Q, при подаче сигнала синхронизации на вход С (если последний имеется). При необходимости коммутации n направлений в одно и наличии мультиплексоров с n входами каждому направлению присваивают свой номер от 0 до n. Кодовые комбинации номеров поступают на управляющие входы мультиплексора, а сигналы коммутируемых линий – на информационные входы, причем линия с номером Ni подается на вход Ni. Если число входов мультиплексора больше числа коммутируемых линий, часть входов со старшими номерами не будет использоваться. На неиспользуемые входы подается константа 0.
Демультиплексор (рисунок 4.4) – это устройство, предназначенное для коммутации входа данных D на один из выходов Q1, Q2, ..., Qn, адрес которого выбирается при помощи управляющих входов А1, А2, ..., Аk (причем n = 2k 1), при подаче сигнала синхронизации на вход С (если последний имеется). Демультиплексор имеет принцип действия, обратный мультиплексору
Регистры. Сдвигающие регистры: пример реализации и принцип действия.
Регистрами называются устройства, выполняющие функции приема, хранения, логической обработки и передачи информации. Информация в регистре хранится в виде числа (слова), представленного комбинацией сигналов "0" и "1". В регистре могут выполняться следующие основные операции над n-разрядным входным кодом х1, x2, x3, ..., хn: а) предварительная установка регистра; б) прием и хранение кода числа х1, x2, x3, ..., хn из другого устройства; в) передача кода числа из регистра в другое устройство (в сумматор, в запоминающее устройство, в другой регистр и т. д.); г) сдвиг хранимого в регистре кода на один или несколько разрядов вправо или влево; д) преобразование последовательного кода в параллельный и наоборот; е) поразрядные логические операции. Сдвигающий регистр служит для хранения кода числа и выполнения операции сдвига кода. Сдвиг кода – это перемещение в регистре кода числа на какое-либо число разрядов влево или вправо.
Синтез фал на мультиплексорах. Алгоритм синтеза фал на синхронных мультиплексорах.
М ультиплексоры могут быть использованы при синтезе логических функций. Часто это позволяет сократить число используемых для синтеза микросхем (корпусов) по сравнению с синтезом функций алгебры логики (ФАЛ) на обычных логических элементах. ФАЛ k переменных может быть реализована одной микросхемой мультиплексора с k управляющими и 2k – 1 информационными входами. В этом случае на информационные входы подаются константы 1 или 0 в зависимости от значения ФАЛ при соответствующем наборе переменных, подаваемых на управляющие входы. Использование синхронизирующего входа мультиплексора. Наличие синхронизирующего входа позволяет расширить возможности реализации ФАЛ на мультиплексорах. Приведем алгоритм реализации ФАЛ k переменных с использованием двух мультиплексоров с синхронизирующими входами: 1) написание заданной ФАЛ в ДНФ; 2) разложение заданной ФАЛ по переменной с индексом i; 3) нахождение выражения функций F0 и F1 переменных (k – 1); 4) реализация ФАЛ F0 и F1 на мультиплексорах с (k – 2) управляющими входами. Сигналы, соответствующие (k – 2) переменным, подать параллельно на управляющие входы обоих мультиплексоров; 5) подача сигнала, соответствующего переменной с индексом i на стробирующий вход первого мультиплексора, реализующего ФАЛ F1, и через инвертор – на стробирующий вход второго мультиплексора, реализующего ФАЛ F0; 6) объединение прямых выходов мультиплексоров, используя элемент ИЛИ.