12.7. Сложение и вычитание чисел, представленных в дополнительном коде

Дополнительный код позволяет определять знак и величину числа. Этот метод широко используется в микропроцессорах, старший разряд числа, представленного в дополнительном коде несёт информацию о знаке числа, 0 - «+» , 1- «-»

12.7.1. Правила представления чисел в двоичном коде

1. В случае положительных чисел двоичный код и его дополнительный код совпадают.

2. В случае отрицательных чисел:

А) Действительное отрицательное число преобразуется к двоичному эквиваленту соответствующего положительного числа

-4 → 0100

Б) дополняем его до 1:

0100 → 1011

В) Прибавляем 1:

1011 → 1100 - дополнительный код 4

Для обратного преобразования:

1. Находят дополнение до 1:

1100 → 0011

2. Прибавляют 1:

0011 → 0100

Таблица 12.4. Представление числа в двоичном коде

7	0111	-1	1111
6	0110	-2	1110
5	0101	-3	1101
4	0100	-4	1100
3	0011	-5	1011
2	0010	-6	1010
1	0001	-7	1001
0	0000	-8	1000

Широкое применение этого способа связано с простотой выполнения операции сложения и вычитания в этом коде.

1 2.8. Сумматор-вычитатель, работающий в дополнительном коде

Рис. 12.19. Схема реализации сумматора-вычитатель

При Y=1 разряды числа «В» подаются на вход сумматоров с инверсией, и на вход переноса сумматора младших разрядов подаётся 1, что соответствует представлению числа «В» в дополнительном коде.

При Y=0 происходит сложение двух чисел «А» и «В» положительных или отрицательных в дополнительном коде, и на выходе появляется результат суммы чисел в дополнительном коде.

Т.е. с помощью трёхразрядного сумматора можно сложить два двухразрядных числа, т.к. старший разряд отводится под знак.

13 Оперативные и постоянные запоминающие устройства.

13.1. ОЗУ – запоминающее устройство с произольной. выборкой

Служат для хранения информации в виде двоичных слов, эту информацию можно как записать, так стереть и считать. Составляется на основе триггерных матриц.

На входы A B C D подается адрес ячейки, при 1 на входе считывания, информация, записанная в этой ячейке, выдается наружу. И при 0 на входе происходит запись информации в эту ячейку.

Рис. 13.1. Схематическое обозначение ОЗУ

Т.е. это ОЗУ может хранить16 четырехразрядных слов.

ВС- выбор схемы. Выходы нескольких микросхем подаются на одну и ту же информационную шину. В каждый момент времени должна работать только одна микросхема.

Если на нём 1, то эта микросхема выдает информацию, если 0 то выходы находятся в Z состоянии с высоким сопротивлением выходов. Поэтому одна работает, остальные отключены.

Рис. 13.2. Схема реализации ОЗУ

Микропроцессор ЦПУ(CPU) имеет 16-разрядную шину адреса. Три старших разряда используются для выбора микросхем ОЗУ с помощью дешифратора.

В данной схеме используются только два выхода дешифратора из восьми.

Устройство работает следующим образом: при наборе адреса микросхемы ОЗУ 1, единичный сигнал поступает на ее вход выбора, и в зависимость от того, какой сигнал будет сформирован микропроцессором на входе считывания этой микросхемы, эта микросхема будет записывать либо информацию, имеющуюся на шине данных, либо выдавать информацию записанную в ней на шину данных, при этом входы и выходы второй микросхемы должны быть отключены от шины данных, т.к. если этого не сделать, то при всегда имеющейся на выходе этой микросхемы информации, пусть даже нулевой, может произойти сбой в работе устройства. Отключение выходов микросхем производится путем перевода выходов в состояние с высоким выходным сопротивлением.