12.4.1. Использование сумматоров для вычитания

С помощью простого математического трюка и небольшого изменения в схеме можно использовать сумматор для вычитания чисел.

Для этого:

1. вычитаемое необходимо представить в виде двоичного дополнения до 1. (т.е. поразрядно инвертировать его)

2. сложить полученный результат с уменьшаемым.

3. К полученному результату прибавить последний сигнал переноса.

_ 1010

0110

1. 0110 → 1001

2. 1010 3. 0011

+1001 + 1

10011 0100

Рис. 12.6. Схема реализации сумматора для вычитания

Д ля построения универсального устройства необходимо ввести дополнительный управляющий вход, который обеспечивал бы выбор режима роботы устройства.

Рис. 12.7. Схема реализации сумматора для сложения и вычитания

Для того чтобы устройство работало как сумматор необходимо на управляющий вход подать ноль. В этом случае разрывается цепь сигнала последнего переноса и разряда числа «В» через элементы исключающего ИЛИ подаются на вход сумматоров без инверсии.

Если на вход Y подана «1» , то восстанавливается цепь сигнала последнего переноса с помощью элемента И, разряды числа «В» подаются на вход сумматоров с инверсией, следующее устройство работает как вычитатель.

12.5. Суммирующее устройство последовательного действия или последовательный сумматор

В параллельном сумматоре для сложения каждого разряда необходим отдельный сумматор, в этом его недостаток.

В последовательном сумматоре для суммирования всех разрядов используется один сумматор.

1)

Рис. 12.8. Такт 1

Суммирование осуществляется за несколько тактов, т.е. выигрывая в аппаратных затратах, проигрываем в быстродействии.

С первым тактовым импульсом осуществляется запись суммы младших разрядов в регистр суммы. Сигнал переноса появляется на выходе D-триггера и происходит сдвиг информации в регистрах А и В.

2 )

Рис. 12.9. Такт 2

После первого тактового импульса второй тактовый импульс

осуществляет одновременно запись разрядов в регистр суммы, осуществляет сдвиг информации в регистре суммы и в регистрах А и В, и появление сигнала переноса на выхода D-триггера.

3 )

Рис. 12.10. Такт 3

Приход третьего и четвертого импульсов приводит к аналогичным процессам.

В результате в регистре суммы результат:

Очевидно, что все тактовые входы регистров и триггера связаны между собой.

12.6. Двоичное умножение

Умножение может осуществляться двумя способами:

1. Способ многократного сложения

2. Способ сложения со сдвигом

1)

Р ис. 12.11. Структурная схема двоичного умножения

РМ – регистр множимого

ВСМ – вычитающий счётчик множителя

РП – регистр произведения

С – многоразрядное суммирующее устройство

Таблица 12.3. Таблица истинности устройства умножения

	1	2	3	4	5
РМ	111	111	111	111	111
ВСМ	100	011	010	001	000
РП	000000	000111	001110	010101	011100

После первого тактового импульса содержимое регистра множимого и число, стоящее на выходе регистра произведения суммируются с помощью суммирующего устройства. Результат записывается в регистр произведения, содержимое счётчика уменьшается на 1. Дальнейший процесс происходит аналогично.

Когда содержимое счётчика обнуляется, счёт останавливается и формируется сигнал на хранение информации в регистре произведения.

Этот тип умножения не нашёл широкого распространения, т.к. процесс умножения больших чисел занимает очень большое время.

Практически используемым способом умножения является способ умножения со сдвигом

Три правила:

1. Частичное произведение равно нулю, если множитель равен единице и равно множимому, если множитель равен нулю

2. Число разрядов в регистре произведения должно быть в 2 раза больше разрядов в множимом.

3. При сложении 1-ое частичное произведение сдвигается на 1 разряд вправо относительно 2-го

Н а основе этих правил можно синтезировать устройство для умножения.

Рис. 12.12. Схема реализации устройства умножения

РМ 1 – регистр множимого

РМ 2 – регистр множителя, который представляет три младших разряда, разряда регистра накопителя РН

1. О перация А: шина управления идёт с младшего разряда регистра накопителя

Рис. 12.13. Операция А

Происходит сложение содержимого РМ 2 и РН, результат записывается в регистр накопителя

2. О перация B: осуществляется сдвиг информации вправо

Рис. 12.14. Операция В

При этом из регистра накопителя уходит и теряется крайняя единица множителя.

C)

Рис. 12.15. Операция С

Должно происходить суммирование, но т.к. на управляющей шине “0” с выхода младшего разряда накопителя, сумматор блокируется, и содержимое РН не изменяется.

D )

Рис. 12.16. Операция D

Сдвиг информации вправо, теряется ноль крайнего правого разряда.

E )

Рис. 12.17. Операция Е

Сложение регистров РН и РМ 2

F ) Сдвиг информации вправо

Рис. 12.18. Операция F

Полное произведение

В большинстве ЭВМ способ сложения со сдвигом можно запрограммировать, т.е. вместо того, чтобы вводить многочисловые электронные связи, можно задать программу, следуя которой , ЭВМ будет выполнять последовательность операций от A до F, т.е. для реализации операции умножения используется программное обеспечение ЭВМ. Благодаря чему уменьшается число электрических схем в центральном процессоре.

Микропроцессор серии К 580 в своём АЛУ умножителя не содержит.