11.4.7. Временные диаграммы работы
Рис. 11.18. Временные диаграммы работы JK –триггера
В
стречаются
обозначения JK -триггера.
Рис. 11.19. Схематическое обозначение JK – триггера
Т
-триггер
представляет собой JK триггер , работающий
в переключающем режиме, т.е. Т-триггер
представляет собой делитель частоты
на два.
Рис. 11.20. Логическая структура JK –триггера
11.4.8. Двухтактные jk –триггеры или триггеры типа ms
(Master-Slave=[мастер-помощник])
Главная особенность триггера состоит в том, что переключение происходит по спаду тактового импульса. Благодаря чему появляется возможностьсоздавать более сложные схемы, счетчики и регистры.
Рис. 11.21. Схематическое обозначение двухтактного JK – триггера
Логическая структура
Рис. 11.22. Логическая структура двухтактного JK – триггера
Диаграмма работы
Рис. 11.23. Временные диаграммы работы двухтактного JK –триггера
С приходом тактового импульса по его фронту первый триггер переключается в состояние, сформированное соответствующим состоянием входов. В момент действия тактового импульса на входе С второго триггера сохраняется состояние 0. По спаду тактового импульса на входе C второго триггера появляется логическая 1 и информация, записанная на первом такте в первый триггер, переписывается на выход второго триггера, т.е. двухтактный триггер обеспечивает развязку между выходом и входом на время действия тактового импульса.
11.5. Счетчики импульсов
11.5.1. Четырехразрядный асинхронный двоичный счётчик по модулю 16
Счётчики представляют собой цифровое устройство, которое ставит в соответствие числу импульсов на входе определённый двоичный код на выходе
Рис. 11.24. Схема реализации двоичного счётчика по модулю 16
Двухтактного
Любой двоичный счётчик может быть построен на 2х-тактных триггерах, работающих в счетном режиме.
Таблица 11.6.Таблица истинности двоичного счётчика по модулю 16
z |
Q0 |
Q1 |
Q2 |
Q3 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
.. |
..... |
..... |
.... |
.... |
16 |
0 |
0 |
0 |
0 |
Данный двоичный счётчик кроме тактового входа C имеет входы асинхронного сброса и установки R и S. Асинхронными они называются потому, что не зависят от тактового входа.
Из таблицы соответственно видно две особенности:
переключение более старшего разряда в 1 происходит после переключения более младшего разряда из 1 в 0. На этой особенности построен принцип действия асинхронного счётчика.
переключение более старшего разряда из 0 в 1 происходит после того, когда все младшие разряды будут находится в состояние 1.
На второй особенности основан принцип действия синхронного сдвига.
Рис. 11.25. Временные диаграммы работы двухтактного двоичного счётчика по модулю 16
Предполагается, что предварительно счётчик очищен сигналом, поданным на вход сброса, т.е. выходы всех триггеров находятся в нулевом состоянии. По приходу первого тактового импульса, который поступает на тактовый вход первого триггера, первый триггер изменяет своё состояние на противоположное. Состояние остальных триггеров не изменяется. Приход второго тактового импульса переключает первый триггер в 0, сигнал с выхода первого триггера является тактовым для второго триггера. По приходу третьего импульса первый триггер переключается, остальные не изменяются и т.д.
Такой счётчик называется асинхронным потому, что тактовый импульс поступает на вход только одного триггера, а остальные триггеры переключаются по сигналам с выхода предыдущего. Причем каждый триггер вносит задержку в переключение. В итоге получаем, что с приходом одного импульса триггеры переключаются не одновременно или асинхронно. В этом состоит главный недостаток асинхронных счётчиков, т.к. при большой частоте тактовых импульсов возникает возможность неверной информации на выходе. От этого недостатка свободен синхронный счётчик.