Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
микроэлектроника (лекция 22-25).doc
Скачиваний:
1
Добавлен:
19.09.2019
Размер:
930.3 Кб
Скачать

Бистабильные ячейки и триггеры

Триггер – это запоминающий элемент с двумя (или более) устойчивыми состояниями, изменение которых происходит под действием входных сигналов и предназначен для хранения одного бита информации, то есть лог. 0 или лог. 1.

Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и комбинационную схему (КС), которая может называться схемой управления или входной логикой.

Состояние триггера определяется сигналами на прямом и инверсном выходах. При положительном кодировании (позитивная логика) высокий уровень напряжения на прямом выходе отображает значение лог. 1 (состояние = 1), а низкий уровень – значение лог. 0 (состояние = 0).

Изменение состояния триггера (его переключение или запись) обеспечивается внешними сигналами и сигналами обратной связи, с выходов триггера поступающих на входы схемы управления (комбинационной схемы или входной логики). Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, T, C, D, V и др. В простейших схемах триггеров отдельная схема управления (КС) может отсутствовать. Поскольку функциональные свойства триггеров определяется их входной логикой, то названия основных входов переносятся на всю схему триггера.

В последовательной ключевой цепочке в произвольной паре смежных ключей, изолировав рассматриваемую пару от предыдущих и следующих звеньев цепочки и соединив выход ключа со входом, мы не изменим состояния пары.

Это состояние пары транзисторов может иметь два варианта Tn – заперт, Tn+1 – открыт, и наоборот. Такие электронные схемы, имеющие два равноценных варианта устойчивых состояний, называют бистабильными ячейками.

Триггеры различаются способами управления бистабильной ячейкой.

Схеме свойственна симметричная конфигурация, наличие положительных обратных связей, электрическая асимметрия.

Пусть бистабильная ячейка находится в симметричном состоянии: оба транзистора открыты и работают на границе активной области и области насыщения. Пусть в результате флуктуаций (локальное изменение свойств) напряжение на базе транзистора Т1 увеличилось на очень малую величину. При этом возрастает ток базы первого транзистора и уменьшается . Циклически разрастается лавинообразный процесс нарастания токов в одной половине бистабильной ячейки и уменьшения токов в другой. Этот процесс называют регенерацией. Он приводит к тому, что транзистор Т1 будет открыт, Т2 – закрыт. Следовательно, выходное напряжение первого транзистора будет «0», второго будет «1».

Цель управления бистабильной ячейкой состоит в том, чтобы с помощью внешних сигналов задавать то или иное из двух устойчивых состояний.

Управление в режиме раздельных выходов

Транзисторы Т3 и Т4 управляются внешним сигналом – током базы, принимающим одно из двух значений. Пусть в исходном состоянии Т1 заперт, транзистор Т2 открыт. Транзисторы Т3 и Т4 заперты. Если отпереть транзистор Т4 током Iб+, то состояние бистабильной ячейки не изменится. Если отпереть транзистор Т3 транзистор Т2 запирается ,при этом благодаря регенерации транзистор Т1 отпирается – бистабильная ячейка переходит в новое, устойчивое состояние.

Одновременное поступление отпирающих импульсов на оба входа недопустимо, т.к во время действия импульсов транзисторы Т1 и Т2 закроются, т.е. бистабильная ячейка окажется временно в симметричном состоянии. По окончании сигналов на входах транзисторов Т3 и Т4 оба транзистора Т1 и Т2 откроются. Выход из этого состояние предсказать может только предсказатель.

Бистабильная ячейка, работающая в режиме раздельных входов, называется RS–триггером.

RS-триггер, или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

Любой триггер является совокупностью нескольких определенным образом соединённых логических элементов. Т.е. RS-триггер можно построить как на элементах «И-НЕ», так и на «ИЛИ-НЕ».

RS-триггер относится к классу асинхронных, изменение состояния которых происходит когда меняется уровень на соответствующем входе.

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов.

RS-триггеры иногда называют RS-фиксаторами.

RST-триггер

Относится к классу синхронных триггеров, у которых состояние может изменяться только при поступлении специальных тактовых импульсов.

D-триггер

D-триггер – синхронный триггер с одним информационным входом.

D-триггер (D от англ. delay — задержка)— запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. Сохранение информации в D-триггерах происходит в момент прихода активного фронта на вход С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

Т-триггер

Т-триггер – триггер со счетным входом.

Т-триггер по каждому такту изменяет своё логическое состояние на противоположное при единице на входе Т, и не изменяет выходное состояние при нуле на входе T. Т-триггер часто называют счётным триггером. Т-триггер может строиться как на JK, так и на D-триггерах.

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена.

JK-триггер

JK-триггер – синхронный триггер с двумя информационными входами (J – аналог входа S, K – аналог входа R).

JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

В отличии от RS триггера в JK допустим набор, когда J=K=1. Триггер при этом работает как Т-триггер, т.е. с каждым тактовым импульсом переключается в состояние противоположное предыдущему.

Тут вы можете оставить комментарий к выбранному абзацу или сообщить об ошибке.

Оставленные комментарии видны всем.