4. Режимы работы процессора: реальный, защищенный, виртуальный реальный режим, расширенный 64-разрядный режим.

До 8го поколения было 3 режима работы:

1. реальный

2. виртуальный

3. защищенный

Сейчас:

1. реальный

2. IA-32 (интеловская архитектура)

- защищенный

- виртуальный

3) IA-32e (расширенная)

- 64 разрядный режим

- режим совместимости с 64 разрядными приложениями

Реальный

В реальном режиме используется только 16 разрядные регистры, объем адресуемой памяти 1 Мб. Пользователю доступно 640 Кб. Однозадачный режим.

Защищенный

Используются также 16 разрядные регистры или 32 разрядные. Но позволяют адресовать память гораздо больше физического объема памяти, за счет того, что память разбивается на страницы и при выполнении программы с жесткого диска в оперативную память подкачиваются нужные страницы. Кроме того страницы защищены. Доступ к страницам и физическим адресам определяется задачей дескрипторных страниц.

Размер страницы может быть от 64 Кб до 4 Гб

Виртуальный

Реальный режим внутри защищенного, то есть в операционной системы могут быть запущены как 16 разрядные так и 32 разрядные приложения. Для 16 разрядных приложений может быть открыты режимы виртуальной эмуляции реального режима.

IA-32e

Поддерживает только 64 разрядные приложения

Win XP 64 bit Edition for Itanium

Win XP Professional x64 edition

Режим совместимости

Может работать и с 64 разрядной и 32 разрядной, но не работает с 16 разрядной.

5. Структура мп Pentium. Принцип организации конвейерной обработки.

В составе структурной схемы МП Pentium (рис. 2.4) можно выделить:

два целочисленных конвейера U и V, устройство с плавающей точкой, кэш-памяти данных и команд, устройство управления, управляющее ПЗУ, буфер предвыборки, дешифратор команд, буфер предсказания переходов, устройство страничного преобразования, шинное устройство.

Два целочисленных конвейера аналогичны по структуре и порядку функционирования. Это конвейера команд. Для организации любого конвейера необходимо выполнения двух условий:

1. существования потока однотипных действий;

2. возможность разбияния каждого действия на ряд последовательных этапов.

Каждая команда процессора м/б разбита на несколько этапов подготовки и исполнения. Этап подготовки состоит из подэтапов:

• выборки кода команды из памяти;

• декодирования кода операции;

• передачи команды на исполнение;

Этап исполнение:

• подготовка исполнительных адресов;

• выборка операндов;

• выполнение операции:

• сохранение результата.

Для реализации каждого этапа м/б построены аппаратные средства,

которые освобождаются сразу после завершения данного этапа текущей команды и, следовательно, м/б использованы для выполнения этого же этапа следующей команды.

Таким образом, оба этапа П и И включают обращение к памяти, то длительность этих этапов может быть переменной.

В суперскалярных МП Одновременно в конвейерах могут находиться команды, не зависящие друг от друга. Чтобы не нарушался порядок следования результатов, они помещаются в выходной буфер в соответствии с тегами отражающими порядковый номер команды.

В МП Pentium (как и в 486) конвейерный режим реализован на пяти ступенях: предвыборка(PF), декодирование(D1), генерация адреса(D2), исполнение(EX), обратная запись(WB).

На первой ступени PF команды выбираются из кэш-памяти или внешнего ЗУ.

Предсказания переходов бывают 3-х типов:

• статистический метод

• динамический метод(Pentium)

• исполнение по предложению

Предсказание переходов позволяет продолжать выборку и декодирование потока инструкций после выборки инструкции ветвления(условного перехода), не дожидаясь проверки самого условия. В процессорах Intel 486 инструкция перехода преостанавливала конвейер(выборку инструкций) до исполнения собственно перехода. Предсказание переходов направляет поток выборки и декодирования по одной из ветвей.

Статистический метод работает по схеме, считая, что переходы по одним условиям, вероятнее всего произойдут, а по другим – нет.

Динамический метод опирается на предисторию вычислительного процесса – для каждого конкретного случая перехода накапливается статистика поведения, и переход предсказывается, основываясь именно на ней.

Исполнение по предложению – предсказанные после перехода инструкции не только декодируются, но и по возможностиисполняются до проверки условия перехода.

Исполнения с изменением последовательности инструкций(ранее свойственное RISC архитектуре) изменяется порядок внутренних манипуляций данных, а внешние(шинные) операции ввод/вывода и записи в память выполняются в порядке, предписанным программным кодом.

8. Основные компоненты системной платы. Интегрированные системные платы.