28.1.4.1 Разновидности микросхем статической памяти

Номенклатура отечественных микросхем статической памяти включает серии, выполненные по технологии ЭСЛ, n-МОП, ТТЛ, КМОП. Характеристики некоторых серий микросхем статической памяти приведены в таблице 28.2.

Таблица 28.1 – Характеристики отечественных микросхем статической памяти

Серия	Емкость, бит	Время цикла записи/ чтения, нс	Напря-жение пита-ния, В	Потреб-ляемая мощность, Вт	Выходные уровни	Техноло- гия
1	2	3	4	5	6	7
К1500	64×4; 1К×1; 4К×1; 16К×1	9..45	минус 4.5	0,6...1,1	ЭСЛ-ОЭ	ЭСЛ
К1809РУ1	1К×16	400	5	0.4	ТТЛ-3**	n-МОП
К537	1К×1; 4К×1; 2К×8; 1К×4	110..500	5	0,02...0.2*	ТТЛ-3**	КМОП
К565	1К×1	450	5	0.4	ТТЛ-3**	n-МОП

Примечания:

а) выходные уровни «1/0» у ЭСЛ минус 1,04 В и минус 1,6 В; у ТТЛ 2,4 В и 0,4 В; у КМОП U_пит и 0,01 В;

б) знаком “^*” помечены серии микросхем которые могут пере-водиться в режим хранения. В режиме хранения потребляемая мощность снижается в 1000 раз у микросхем серии К537, в 50 раз – у К561, в 3–5 раз – у К132, К581;

в) знаком “3^**” помечены микросхемы, имеющие выход с третьим состоянием.

!!!Внимание! Текст меньшего размера в материале данной лекции для самостоятельной проработки!!!

Как видно из таблицы 28.2, большая часть микросхем представляет статические ОЗУ с одноразрядной организацией, только небольшое количество типономиналов микросхем реализовано на более удобной многоразрядной словарной организации. Отечественные микросхемы имеют весьма ограниченную по современным меркам емкость и быстродействие.

Следует отметить, что микросхемы статической памяти, изготовленные по КМОП-технологии, могут переводиться в режим хранения информации, при котором микросхема переключается с основного источника (5 В) на низковольтный маломощный источник напряжения, который обеспечивает питание микросхем на уровне, достаточном для хранения информации.

В современных компьютерных системах используются следующие разновидности статической памяти:

а) Async SRAM;

б) Sync SRAM;

в) Pipelined Burst SRAM.

Микросхемы типа Async SRAM – обычная типовая асинхронная память (Standard или Asynchronous SRAM). Этот тип микросхем подразумевается под термином SRAM по умолчанию, когда тип памяти не указан. Микросхемы этого типа имеют простейший асинхронный интерфейс, подобный интерфейсу DRAM, включающий шину адреса, шину данных и сигналы управления CS (Chip Select), OE (Output Enabled) и WE (Write Enabled). Микросхема выбирается низким уровнем сигнала CS, низкий уровень сигнала OE открывает выходные буферы для считывания данных, низким уровнем WE разрешается запись. Время доступа – задержка появления действительных данных на выходе относительно момента установления адреса – у микросхем Async SRAM составляет 12, 15 или 20 нс, что позволяет процессору выполнять цикл чтения по временной диаграмме 2–1–1–1 на частоте системной шины только 33 МГц.

Микросхемы Sync Burst SRAM – это микросхемы синхронной статической памяти, оптимизированные под выполнение пакетных (burst) операций обмена, свойственных работе кэш-памяти. В структуру микросхемы введен внутренний двухбитный счетчик адреса. В дополнение к сигналам, используемым микросхемами асинхронной памяти (адрес, данные, CS, OE, WE), эти микросхемы используют сигнал СLK (Clock) для синхронизации с системной шиной и сигналы управления пакетным циклом ADSP (ADdress Status of Processor), CADS (Cashe ADdress Strobe), ADV (ADVance).

Сигналы CADS и ADSP являются стробами записи начального цикла во внутренний регистр адреса. Любой из этих сигналов инициирует цикл обращения, – одиночный (single) или пакетный (burst), а сигнал ADV используется для перехода к следующему адресу пакетного цикла. Все сигналы, кроме управления выходными буферами OE, синхронизируются по положительному перепаду (из «0» в «1») сигнала CLK.

Микросхемы синхронной статической памяти, как и SDRAM, обычно имеют сигнал, выбирающий режим счета адреса: чередование (для процессоров Intel) или последовательный счет (для Power PC). Данная память позволяет обеспечивать временную диаграмму 2–1–1–1 на частоте системной шины до 66 МГц. Время доступа 8,5 нс.

Микросхемы PB SRAM (Pipelined Burst) – конвейерное усовершенствование микросхем синхронной памяти (слово «синхронная» из их названия для краткости изъяли, но оно обязательно подразумевается). Конвейером является дополнительный внутренний регистр данных, который, требуя дополнительного такта в первой пересылке цикла временной диаграммы, позволяет остальные данные получать без тактов ожидания на частотах и выше 75 МГц. Интерфейс микросхем PB SRAM аналогичен интерфейсу Sync Burst SRAM.

Примерами современных быстродействующих микросхем SRAM являются микросхемы ZBT, Smart ZBT, QDR SRAM. Микросхемы памяти ZBT SRAM (Zero Bus Turnaround), имеющие тактовую частоту до 299 МГц выпускаются корпорацией IDT (Integrated Device Technology).

Наибольшее быстродействие имеют микросхемы памяти QDR SRAM (Quad Data Rate), разработанные для использования в коммутаторах и маршрутизаторах сетей, цифровых процессорах обработки сигналов. В данных микросхемах используются однонаправленные шины ввода и вывода, что обеспечивает раздельный ввод–вывод с удвоенной тактовой частотой (Double Data Rate) и позволяет работать двум портам одновременно. Поэтому в названии и фигурирует слово Quad – учетверенный. Первые образцы микросхем QDR SRAM позволяли работать на частоте 333 МГц и имели организацию 512 К×18.