Практична частина

При дослідженні К155ІДЗ у якості демультиплексора ми отримали результати відображені у таблиці нижче:

Отримані результати співпадають з теоретичними.

П ри дослідженні К155ІДЗ у якості дешифратора ми отримали результати відображені у таблиці нижче:

Отримані результати співпадають із теоретичними.

Висновок: під час виконання даної роботи ми дослідили демультиплексор та дешифратор і практично отримали таблиці їх істинності й порівняли їх з теоретичними таблицями істинності.

Використана література

1. Интегральньїе микросхемы й их зарубежные аналоги: Справочник. Том 2./А. В.Нефедов. - М.:ИП РадиоСофт, 1998г. - 640с.:ил.

2. Отечественные микросхемы и зарубежные аналоги Справочник. Перельман Б.Л.ДІевелев В.И. "НТЦ Микротех", 1998г.,376 с

3. Воробйова О.М., Іванченко В.Д. Основи схемотехніки: У двох частинах:

Навчальний посібник. - Одеса: ОНАЗ ім. О.С. Попова. - 2004, Ч. 2. - 172с.: іл.

Лабораторна робота № з

Тема: Дослідження суматора

Теоретичні відомості

Суматор - пристрій, що перетворює інформаційні сигнали (аналогові або цифрові) в сигнал, еквівалентний сумі цих сигналів. Суматор - логічний операційний вузол, що виконує арифметичне додавання кодів двох чисел При арифметичному складання виконуються і інші додаткові операції: облік знаків чисел, вирівнювання порядків доданків тощо. Зазначені операції виконуються в арифметичне-логічних пристроях (АЛП) або процесорних елементах, ядром яких є суматори.

О перації множення та ділення перетворюються на реалізації багаторазового додавання та зсуву. Тому 1— суматор є важливою частиною арифметично-логічного пристрою. Функція суматора позначається літерами SМ або ∑. Суматор складається з окремих схем, які називаються однорозрядними суматорами; вони виконують усі дії з додавання значень однойменнихрозрядів двох чисел (операндів). Суматори класифікують за такими ознаками:

• способом додавання — паралельні, послідовні та паралельно-послідовні;

. кількістю вхідних клем — напівсуматори, однорозрядні або багаторозрядні суматори;

• о

  Рисунок 2. Схема суматора К155ІМ1

  рганізацією зберігання результату додавання— комбінаційні, накопичувальні, комбіновані;

• системою числення — позиційні (двійкові, двійково-десяткові, трійкові) та непозиційні, наприклад, у системі залишкових класів;

• розрядністю (довжиною) операндів — 8-, 16-, 32-, 64-розрядні;

• способом подання від'ємних чисел — в оберненому або доповнювальному кодах, а також їх модифікаціях;

• часом додавання — синхронні та асинхронні.

У паралельних n-розрядних суматорах значення всіх розрядів операндів поступають одночасно на відповідні входи однорозрядних підсумовуючих схем. У послідовних суматорах значення розрядів операндів та перенесення, які запам'ятовувалися в минулому такті, поступають послідовно в напрямку від молодших розрядів до старших на входи одного одно розрядного суматора. В паралельно-послідовних суматорах числа розбиваються на частини, наприклад, байти, розряди байтів поступають на входи восьми розрядного суматора паралельно (одночасно), а самі байти — послідовно, в напрямку від молодших до старших байтів з врахуванням запам'ятованого перенесення.

У комбінаційних суматорах результат операції додавання запам'ятовується в регістр результату. В накопичувальних суматорах процес додавання поєднується зі зберіганням результату. Це пояснюється використанням Т-тригерів як однорозрядних схем додавання.

Організація перенесення практично визначає час виконання операції додавання. Послідовні перенесення схемно створюються просто, але є повільнодіючими. Паралельні перенесення схемно реалізуються значно складніше, але дають високу швидкодію.

Розрядність суматорів знаходиться в широкому діапазоні 4-16 — для мікро-та міні-комп'ютерів та 32-128 і більше — для універсальних машин.

Суматори з постійним інтервалом часу для додавання називаються синхронними. Суматори, в яких інтервал часу для додавання визначається моментом фактичного закінчення операції, називаються асинхронними. В асинхронних суматорах є спеціальні схеми, які визначають фактичний момент закінчення додавання і повідомляють про це в пристрій керування. На практиці переважно використовуються синхронні суматори.

У кожному розряді суматора (рис. 3) складаються три цифри - цього два доданки розряду і цифра (0 або 1) перенесення з сусіднього молодшого розряду. У результаті кожного додавання в розряді отримуємо суму і цифру (0 або 1) перенесення в наступний старший розряд. У загальному випадку схема однорозрядного суматора має 3 входи і 2 виходи. Таблиця його істинності наведена нижче.

с_і – цифра переносу з попереднього молодшого розряду; а_і, b_i - цифри доданків у даному розряді; S_i - сума; c_i+1 -цифра переносу в старший розряд.

Рисунок 3. Схема досліджуваного суматора

Даний суматор не володіє пам'яттю, і після зняття вхідних сигналів, вихідні сигнали зникають. Такі суматори називають комбінаційними. Вхідні змінні a_i,b_i,c_i; необхідно подавати одночасно.Результати підсумовування можна записати в регістр на тригерах.

У роботі досліджувався суматор схема якого

зображена на рисунку 3.

Практична частина

Під час виконання роботи ми отримали таблицю істинності зображену нижче.

Отримані нами експериментальні результати співпадають із теоретичними.

Висновок: під час виконання даної роботи ми дослідили суматорі практично отримали таблицю його істинності й порівняли її з теоретичною таблицею істинності.