3. Задание на выполнение лабораторной работы
Составьте LAD-диаграмму, моделирующую работу триггера. Ввод осуществляется с тумблеров симулятора на цифровых входах модуля E163, а вывод - на цифровые выходы модуля E161. Выбор конкретных каналов - произвольный. Логическая схема триггера имеет следующий вид:
Запустите ее на выполнение и убедитесь в правильности функционирования.
В соответствии с приведенной ниже таблицей составьте LAD-диаграмму вычисления логической функции, аргументы которой передаются с тумблеров симулятора на цифровых входах модуля E163, а значение результата - на цифровые выходы модуля E161. Вычисление функции должно производится следующими двумя способами:
непосредственным вычислением с применением LB;
табличным способом, при котором формируется таблица логических значений функции; для получения результата из аргументов формируется адрес смещения в таблице; значение по этому адресу и является результатом.
Например, таблица истинности для логической функции Y = f (X1, X2):
|
N |
Х1 |
Х2 |
Y |
|
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
|
2 |
1 |
0 |
1 |
|
3 |
1 |
1 |
0 |
В таблицу через запятые или пробелы должны быть введены следующие значения: 1, 0, 1, 0.
N соответствует значению смещения.
Для реализации этого метода необходимо воспользоваться следующим FBK:
STBL Считывание значения из таблицы по адресному смещению
┌────────────────┐
│ SEARCHING │
│ELEMENT IN TABLE│
├────────────────┤
1 ──┤ ENABLE STBL │
│ │
1 ──┤ 8BITS │
│ │
1 ──┤ NUMBER VALUE ├── 2
│ │
[AL] 2 ──┤ TABLE │
└────────────────┘
|
Вход/выход |
Описание |
Рекомендуемые типы адресов |
|
ENABLE |
Если ENABLE=1, то FBK будет выполняться. |
R, F, # |
|
8BITS |
Указывает формат элементов таблицы: 8BITS=0 - 2-байтовый формат 8BITS=1 - 1-байтовый формат |
R, # |
|
NUMBER |
Смещение в таблице |
R, # |
|
TABLE |
Начальный адрес таблицы данных |
[AL] R |
|
VALUE |
Получаемое числовое значение (формат зависит от 8BITS) |
R |
Данный FBK не является стандартным и размещен в каталоге пользовательских функциональных блоков.
|
Вариант |
Функция |
|
|
I0 and ( I1 or not( I2 ) ) xor I3 |
|
|
I0 and I1 and ( I2 xor I3 ) |
|
|
( I0 xor I1 ) or not( I2 xor I3 ) |
|
|
not(I0 and ( I1 xor I2 ) or I3 ) |
|
|
I0 xor ( not ( I1 ) and ( I2 or I3 ) |
|
|
I0 or I1 and not( I2 xor not( I3 ) |
Все логические функции имеют три аргумента и одно результирующее значение. Оба алгоритма реализуются одновременно, ввод и вывод для реализуемых методов осуществляется по разным каналам (например, под непосредственное вычисление задействуются старшие 8 каналов, а под табличное - младшие 8 каналов).
Запустите на ПЛК полученную программу и убедитесь в правильности ее функционирования. Продемонстрируйте ее выполнение преподавателю.