Шпаргалки по МПС / MPS_shprots / Вопрос 19

6-2

Любой вывод порта, определенный как вход (INPUT), может быть только считан. Любая операция записи игнорируется ( или недопустима). Схема ввода состоит из входного фиксирующего триггера и буфера считывания (смотрите рисунок 6.1). Состояние на входе фиксируется за 1 такт перед разрешением чтения буфера ввода.

D Q

SAMPLE

LATCH

CLK

Рисунок 6.1. Входной вывод порта.

Фиксация происходит в течении Фазы1 (пока CLKOUT имеет низкий уровень), и значение (высокое или низкое) передается на внутреннюю шину. Если состояние на выводе изменяется во время фиксации, то новое значение можно получить, а можно и не получить при считывании. Входные порты не имеют выходных драйверов. Ток утечки на входе при этом очень мал, так же как и емкостная нагрузка.

6.1.2.Выходной Вывод Порта

Выходной порт (OUTPUT) состоит из защелки порта и логики управления выходом (смотрите рисунок 6.2) Новое значение на выходе появляется во время Фазы1 (пока CLKOUT имеет низкий уровень). Это значение остается стабильным, пока другая операция записи не изменит его ( или не произойдет сброса устройства ).

Рисунок 6.2. Выходной вывод порта.

Выходной порт не имеет схемы фиксации и буфера для чтения. При операции считывания этого порта его значение неопределенно и должно быть замаскировано.

Не существует механизма считывания значения с вывода порта, возможна только установка или очистка этого вывода. Если необходимо модифицировать значение на выходе, то это значение должно быть сохранено в памяти. Значение модифицируется в памяти и затем используется для установки или очистки выхода.

6.1.3.Квазидвунаправленный Вывод Порта

Выводы квазидвунаправленного (QBD) порта могут быть использованы в качестве выводов для ввода и/или вывода (схема управления направлением не нужна). Эти выводы имеют активные низкие и пассивные высокие значения. При высоком уровне на выводе поддерживается функция ввода.

6-3

Рисунок 6.3 показывает общую схему вывода QBD порта. Так же, как и схема входного порта, она имеет фиксирующий триггер (защелку) и буфер считывания. Как схема выходного порта, она имеет защелку данных. Структура выходного драйвера делает QBD вывод уникальным.

Рисунок 6.3. Квазидвунаправленный вывод порта.

Выход схемы имеет два возможных состояния: низкий уровень, обеспечивающий достаточно большой ток, и слаботочный высокий уровень ( если выход переключается с низкого уровня на высокий, то переход осуществляется за более короткое время; это обсуждается ниже). Пока на выходе низкий уровень, переключение невозможно ( т.е. невозможно обеспечить высокий уровень на выходе внешними средствами без нарушения спецификации устройства). Запись 1 в порт закрывает транзистор T2 и открывает T3. Чтобы переключение транзисторов происходило быстрее, на время одного такта сильноточный транзистор T1 открывается, а затем закрывается, оставляя активным T3. T3 удерживает на выводе уровень логической единицы до тех пор, пока нагрузка на выводе мала.

Вывод QBD порта имеет схему считывания, которая дает возможность считывать выходное значение вывода непосредственно ( в отличие от выходного порта). Однако, если выход порта подключается внешними средствами к уровню логического нуля, то чтение этого порта ошибочно покажет, что в него был записан ноль. Квазидвунаправленный вывод порта может быть входом, благодаря возможности отключения выходного транзистора T4. Уменьшение суммарного тока, когда вывод подключен к низкому внешнему уровню, отключает транзистор T4 при достижении значения нуля (низкий уровень, который фиксируется при напряжении около 2 вольт).

Vin, Â.

Рисунок 6.4. Передаточная характеристика квазидвунаправленного

выхода.

6-4

На рисунке 6.4 приведена переходная характеристика порта, когда транзисторы T3 и T4 открыты. Напряжение на выходе уменьшается от Vcc до тех пор, пока ток на выходе не достигнет порогового значения I_tl. В этой точке T4 закрывается, и остается открытым только T3 (значение I_il приведено в спецификации на устройство).

6-5

Выходной двунаправленный порт включает в себя транзистор T3, который открывается, когда в защелку порта записывается 1. Этот транзистор T3 поддерживает очень маленький суммарный ток, который создает на неподключенном выводе высокий логический уровень.

Если некоторые выводы порта используются как входные, а некоторые как выходные, то программист должен быть осторожен при записи в порт. Особое внимание нужно уделить при использовании команды XOR или любой другой команды “чтение- модификация-запись”. В двунаправленном порте возможно считать вместо 1-0, если внешнее устройство удерживает на входе уровень меньший V_ih.

Временные характеристики QBD порта аналогичны соответствующим характеристикам входного и выходного портов. При считывании порта его значение фиксируется во время Фазы1 (CLKOUT имеет низкий уровень) за один такт до разрешения считывания из буфера чтения. Запись в защелку порта изменяет значение на выходе во время Фазы1.

6.1.4.Двунаправленный Вывод Порта с Открытым Стоком

Работа двунаправленного порта (ODBD) с открытым стоком аналогична работе QBD порта. Отличие в том, что здесь отсутствуют транзисторы T1 и T4 ( смотрите рисунок 6.3). На рисунке 6.5 приведена блок-схема вывода двунаправленного порта с открытым стоком.

Рисунок 6.5. Контакт двунаправленного порта с открытым стоком.

Запись 0 в защелку порта открывает T1. Пока T1 открыт, его невозможно перевести в состояние высокого логического уровня внешней схемой без нарушения спецификации на устройство. Единица, записанная в защелку порта, закрывает T1 и оставляет вывод неподключенным. Внешним резистором, подсоединенным к Vcc, или логической схемой уровень на неподключенном выводе порта можно поднять до уровня логической единицы.

6.2.ПРОГРАММИРОВАНИЕ ПОРТОВ I/O

Каждый из 5 портов I/O связан с SFR для записи или чтения выводов порта. Некоторые порты I/O имеют дополнительный SFR, который реконфигурирует вывод порта для поддержки альтернативных функций. Не все регистры SFR, связанные с портами, доступны для чтения и записи (Порт0 - только для чтения). Кроме того, не все SFR находятся в одном и том же горизонтальном окне. (Например: управляющие регистры SFR записываются в HWindow0, а считываются обратно в HWindow15).

6-6

IOPORT0, IOPORT1 и IOPORT2 - являются регистрами, используемыми для чтения Порта 0, чтения/записи Порта1 и чтения/записи Порта2 соответственно. Эти регистры имеют одинаковый формат, показанный на рисунке 6.6. Полное описание каждого регистра можно найти в Приложении C. Таблица 6.2 обобщает операции чтения/записи и условия, которые могут привести к непредвиденному результату.

7 6 5 4 3 2 1 0

Port Pin 0

Port Pin 1

Port Pin 2

Port Pin 3

Port Pin 4

Port Pin 5

Port Pin 6

Port Pin 7

Рисунок 6.6. Регистр SFR порта ввода/вывода.

Таблица 6.2. Операции чтения /записи Порта.

После сброса все порты I/O, исключая порты 3 и 4, выполняют функции портов I/O. Когда EA# имеет низкий уровень, во время переднего фронта RESET# порты 3 и 4 автоматически переключаются на поддержку системной шины адрес/данные и не могут быть использованы как порты I/O, пока они не будут реконфигурированы. Все или часть выводов портов 0,1 и 2 обычно конфигурируются на выполнение альтернативных функций.

Использование SFR для конфигурации портов в зависимости от того, какой вывод порта I/O реконфигурируется, в этой главе не рассматривается. Вместо этого, глава описывает операции, которые могут выполняться портами I/O, и содержит информацию, необходимую для реконфигурации портов. Смотрите таблицу 6.1, чтобы определить, какие SFR управляют дополнительными функциями портов I/O.

6-7

6.2.1.Входной Порт

При чтении порта I/O сначала фиксируется, а затем запоминается внутри устройства значение каждого вывода порта. Поэтому, при каждом считывании порта фиксируется новое значение, и невозможно получать то же значение порта, считывая его каждый раз. Если значение порта необходимо многократно использовать, то применяют рабочие ячейки памяти для хранения истинного значения. Например, следующая операция считывает текущее значение Порта1 и запоминает его в ячейке памяти, обозначенной P1TEMP:

LDB P1TEMP, IOPORT1 ; чтение P1 и сохранение в P1TEMP

Определенные выводы Порта2 сконфигурированы как выходы и не содержат схем ввода. После считывания порта в любую ячейку биты SFR, содержащиеся в этой ячейке и являющиеся только выходами, должны быть замаскированы до того, как будет использовано входное значение.

Чтобы использовать вывод QBD порта как входной, необходимо убедиться в том, что транзистор, обеспечивающий мощный низкий уровень на выходе, закрыт. Запись 1 в

порт закрывает этот транзистор. Например, команда, приведенная ниже, конфигурирует

; разрядов как входов

6.2.1.1.Описание Порта 0

Особенность Порта 0 в том, что его выводы в одно и то же время могут использоваться как цифровые, так и аналоговые входы (для A/D-преобразования). Вывод Порта 0, использующийся как цифровой вход, имеет высокий импеданс. Однако выводам Порта 0, использующимся как аналоговые входы, требуется на короткое время обеспечить достаточный ток, чтобы зарядить внутреннюю эталонную емкость. Это значит, что входные характеристики вывода моментально изменятся, если на этом выводе произошло A/D-преобразование. В любом случае, если Порт 0 используется как аналоговый и как цифровой I/O, необходимо подать питание на этот порт через выводы Vref и ANGND.

A/D преобразователь чувствителен к различного рода помехам. Настоятельно рекомендуем не считывать состояния порта, пока осуществляется A/D преобразование. Порт 0 был спроектирован так, чтобы фиксирующий триггер не стробировался, пока не окончено считывание.

6.2.2.Порт Вывода

Запись в порт I/O устанавливает или очищает связанную с ним защелку порта. Выходное значение защелки порта затем используется выходным драйвером. Операция записи относится только к выходному или к двунаправленным (квазидвунаправленному или с открытым стоком) выводам. Запись в порт, работающий только на ввод, не выполняет никаких действий (т.е. защелка не устанавливается и не очищается).

Существует множество способов записи в порт I/O. Порт может быть записан непосредственно с использованием следующих команд:

Обычно непосредственно в порт записывают только для инициализации, или когда все выводы порта необходимо изменить одновременно. Чаще только один вывод необходимо установить, очистить или модифицировать. Чтобы выполнить однобитовые

6-8

команды, используются команды “чтение-модификация- запись” с текущим значения порта, и выглядит это следующим образом:

Следующая операция может быть использована, чтобы инвертировать значение вывода порта:

XORB IOPORT1, #1000000B ; дополнение P1.7

Во всех приведенных выше операциях значение порта считывается, модифицируется и записывается обратно. Однако, есть случаи, в которых приведенные выше операции не дают желаемого результата. Например, Порт 2 имеет 2 вывода только на выход. Выходные выводы не имеют считывающего буфера, и поэтому текущее значение порта нельзя считать. Ясно, что операция “чтение-модификация-запись” ничего не изменит.

Другой примерПорт 1, имеющий как входы, так и выходы. Все выводы Порта 1 квазидвунаправленные, любой вывод, использованный как входной, требуют записи единицы. Это становится настоящей проблемой, когда значение порта считывается, модифицируется и записывается обратно. Если на любой вход подается нулевое значение с внешнего устройства, то выполнение операции “чтение-модификация-запись” считает и запишет 0 обратно на входной вывод. Запись 0 на квазидвунаправленный вывод открывает драйвер с мощным низким уровнем запуска, и произойдет короткое замыкание, если единица введется от внешнего устройства.

Решение этой проблемы - отображение значения порта в ячейке памяти. Операция (установка, очистка, переключение) выполняется со значением порта, сохраненным в памяти, которое затем записывается непосредственно в порт.

Есть ещ¸ один путь решения проблемыиспользование операции OR c единицами для тех двунаправленных выводов, которые являются входами. Важно помнить, что одновременное использование входов и выходов одного и того же порта требует особого внимания при модификации выходного значения.

6.2.3.Доступ к Портам 3 и 4

Доступ к этим портам легко осуществляется с помощью внутреннего регистра Порта 3 и Порта 4 (IOPORT34) с адресом 1FFEh. Заметьте, что Порты 3 и 4 доступны только как слово. Невозможно считать или записать каждый порт отдельно. Чтобы использовать Порты 3 и 4 как порты I/O, устройство должно быть установлено на работу с внутренним ПЗУ (смотрите раздел 6.2.3.1.).

LD и ST команды требуют использования внутренних вспомогательных регистров, это необходимо для переноса информации порта в Нижний Регистровый Файл перед использованием данных. Если данные уже во внутренней памяти, то в команде LD нет необходимости. Пример записи значения слова в Порты 3 и 4:

Ввод из Портов 3 и 4 требует, чтобы сначала записью в регистры портов была установлена конфигурация портов на ввод. Это переводит порты в с высокоимпедансное состояние. Следует заметить, что порты при сбросе находятся в режиме входов. Если в порт были записаны нули, то на выводы, которые должны быть входами, необходимо

6-9

записать единицы. Чтение Портов 3 и 4, если в них предварительно были записаны нули, идет в следующем порядке:

Форматы команд LD и ST аналогичны, только изменяется направление передачи и приема.

6.2.3.1.Описание Портов 3 и 4

Выводы Порты 3 и 4 имеют 2 функции I/O. Они выполняют функции либо двунаправленного порта с открытым стоком, либо двунаправленной системной шины адрес/данные, либо их комбинации. То, какие функции выполняют Порты 3 и 4, зависит от уровня на выводе EA# во время последнего сброса и от необходимости использования внешней памяти программ и данных.

Вывод EA# не только определяет функцию Портов 3 и 4, но так же определяет,

адресу 1FFEh должен быть декодирован, чтобы разрешить функционирование защелок.

Когда EA# имеет высокий уровень во время сброса, Порты 3 и 4 имеют 2 функции: I/O и системная шина адрес/данные. Обычно порты функционируют, как I/O с открытым стоком. Ноль, записанный в защелку порта с адресом 1FFEh, открывает транзистор с мощным низким выходным уровнем, тогда как 1, записанная в защелку порта, закрывает выходной транзистор и переводит вывод в “плавающее” состояние. Запись “1” на выводы портов разрешает использовать их, как входы. Чтение или запись в порт интерпретируется как внутренний доступ, если не выполняется цикл внешней шины. Порты 3 и 4 остаются портами I/O с открытым стоком все время, пока выполняется цикл внешней шины.

Любой доступ к адресу, не интерпретируемому как внутренний адрес, вызывает выполнение цикла доступа к внешней шине. Чтобы выполнить цикл шины, Порты 3 и 4 временно переключаются на функцию поддержки системной шины адрес/данные. Это значит, что выводы портов имеют мощные высокие и низкие уровни во время цикла шины записи адреса и данных, и имеют “плавающие” состояния во время цикла шины считывания данных. После завершения цикла выводы портов переключаются обратно на функцию портов I/O. Состояние вывода порта после переключения зависит от последнего значения, записанного в защелку порта.

В проектах, где используется системная шина адрес/данные, значение, запрограммированное в защелке порта, имеет несколько назначений. Значение защелки порта сохраняется на шине во время простоя (когда Порты 3 и 4 не являются системной шиной). Запись нуля в Порты 3 и 4 означает, что на шине во время простоя сохраняется низкий уровень, тогда как запись единицы означает, что шина находится в “плавающем” состоянии во время простоя. “Плавающая” шина может привести к увеличению потребления тока, но его легко ограничить подключением выводов шины через резисторы к напряжению питания. Использование шины с низким уровнем снимает необходимость в резисторах, но