Шпаргалки по МПС / MPS_shprots / Вопрос 20

Организация процессорного порта в iMCS96

Организуется на основе последовательного порта (который имеет 3 режима работы: режим 1, режим 2 и режим 3. См. билет про последовательный порт).

Многопроцессорная связь реализуется следующим образом: главный процессор находится в режиме 3, подчиненные в режиме 2.

Алгоритм передачи данных следующий:

1) главный ЦП выдает адрес, при этом ТВ8 = 1.

2) следствием этого является прерывание всех подчиненных процессоров

- анализ адреса.

- перевод адресованного подчиненного процессора в режим 3

3) передача данных, ТВ8 = 0 (прерывается только адресованного подчиненного процессора)

Частота обмена в режимах 1, 2, 3:

Флаги:

TxE = 1 (TxEmpty) TSR выдан и не поступила информация в SBUF_TX – режим ожидания.

OE = 1 передача RSR → SBUF_RX затирает еще не прочитанную информацию.

FE = 1 – (Framing Error) – ошибка кадра – возникает, когда при приеме отсутствует стоп бит в ожидаемом месте. При возникновении ошибок OE или FE всю информацию необходимо передавать снова.