1. Постановка задачи

В данном курсовом проекте необходимо разработать процессорный модуль на основе синтеза управляющего автомата и операционного автомата. Необходимо построить управляющий автомат П-автомат с принудительной адресацией и операционный автомат класса I для устройств деления целых двоичных знаковых чисел без восстановления остатка и умножения целых двоичных беззнаковых чисел.

1. Операционный автомат

Операционные автоматы, структура которых обеспечивает возможность одновременного выполнения всех функционально совместимых микроопераций при использовании минимального числа комбинационных схем, называют операционные автоматы класса I.

Операционный автомат осуществляют вычислительные действия над операндами. Структурно операционный автомат состоит из элементов памяти (регистров), осуществляющих хранение значений операндов, и комбинационных схем, отвечающих за выполнение микроопераций. Входной информацией для операционного автомата являются линии данных {D} и множество выполняемых в данном такте микроопераций {Y}, выходами являются линии результата {R} и выработанные признаки результата {X}, используемые в управляющем автомате.

Структура операционного автомата класса I представлена на рис. 1.1.

Рис. 1.1 - Структура операционного автомата класса I.

1.2 Управляющий автомат типа П с принудительной адресацией

П-автомат строится на основе принципа микропрограммного управления, использующего операционно-адресную структуру управляющих слов, которые хранятся в памяти. Управляющее слово определяет порядок работы устройства в течение одного такта и называется микрокомандой. Микрокоманда содержит информацию о микрооперации, которая выполняется в текущем такте работы устройства, а также адрес следующей микрооперации (при принудительной адресации). Формат микрокоманды показан на рисунке 1.2

Рис. 1.2.1 – Формат микрокоманды при принудительной адресации

В поле Y содержится код микрооперации. Адрес следующей микрооперации зависит от кода, расположенного в поле X. Переход осуществляется либо по адресу, занесенному в А₀, либо - в А₁.

Рисунок 1.2.2 – Структура управляющего П-автомата с принудительной адресацией

3. Объединенная граф схема алгоритма

Рис 1.3 - Объединенная ГСА

2. Проектирование операционного автомата

1) Список операций:

y1: A(2n-1:0):=D1(2n-1:0)

y2: B(n:0):= D2(n-1:0).0

y3: TgS:= A(2n-1)

y4: B(n:0):=R1(B(n).B(n:1))

y5: A(2n-1:n-1):=A(2n-1:n-1)+B(n:0)+1

y6: A(2n-1:n-1):=A(2n-1:n-1)+B(n:0)

y7: C(n-1:0):=0

y8: CnT(m-1:0):=n

y9: C(n-1:0):=L1(C(n-1:0).1)

y10: C(n-1:0):=L1(C(n-1:0).0)

y11: CnT:=CnT-1

y 12: A:=L1(A.0)

y13: A:=A+B+1

y14: A:=A+B

y15: C(n-1:0):=C(n-1:0)+1

y16: R(2n-1:0):=0000000.C(n-1:0)

y17: IRQ1:=1

y18: IRQ2:=1

y19: A(2n-1:0):=0.D1(n-1 :0)

y20: B(n:0):=0.D2

y21: C(n-1:0):=C(n-1:0)+A(n-1:0)

y22: B(n-1:0):=R1(C(0).B(n-1:1))

y23: C(n-1:0):=R1(CF.C(n-1:1))

y24: R(2n-1:0):=C(n-1:0).B(n-1:0)

x1: F=1

x2: B=0

x3: A(2n-1) ÅB(n)

x4: CnT=0

x5: A(2n-1)ÅTgS

x6: B(n)

x7: f3=B(n) ÅTgS

x8: TgS

x9: A=0

x10: B(0)

2) A(2n-1:0), B(n:0), C(n-1), CnT(m-1:0), TgS, R(2n-1:0), IRQ1,IRQ2

3) Y_A = {y1, y5, y6, y12, y13, y14, y19};

Y_B = {y2, y4, y20, y22} ;

Y_C = {y7, y9, y10, y15, y21, y23} ;

Y_CnT = {y8, y11} ;

Y_TgS = {y3} ;

Y_R = {y16, y24} ;

Y_IRQ1 = {y17} ;

Y_IRQ2 = {y18}

4) K_A1 = {y1, y19} ; K_A2 = {y5,y6} ; K_A3 = {y13, y14} ; K_B1 = {y2, y20} ;

K_B2 ={y4,y22} ; K_C1 = {y9, y10} ; K_C2 = {y15,y21}

5)

A:= F₁, где

А:= A+F₂+F₃, где

B:= F₄, где

B:= R1(F₅.B(n:1)), где

C:= L1(C.F6), где

С:= C+F₇, где

Рис. 2.1 – Структурная схема операционного автомата I